[发明专利]显示面板及其驱动电路

权利要求书

1.一种驱动电路，其特征在于，包括：

多条栅极线；

多条第一数据线；

多条第二数据线，其中第(m+1)条第二数据线设于第(m+1)条第一数据线与第(m+2)条第一数据线之间，且第(m+2)条第一数据线设于第(m+1)条第二数据线与第(m+2)条第二数据线之间；

多个第一次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第二数据线与第(m+2)条第一数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间；

多个第二次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+2)条第一数据线与第(m+1)条第二数据线之间，其中各该第二次像素分别电性连接至各该第一次像素；

多个第三次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+2)条第一数据线与第(m+1)条第二数据线之间；以及

多个第四次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第二数据线与第(m+2)条第一数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，其中各该第四次像素分别电性连接至各该第三次像素，且该等第一次像素、该等第二次像素、该等第三次像素与该等第四次像素呈矩阵方式排列；

其中，第(2n+1)条栅极线电性连接位于第(2n+1)条栅极线与第(2n+2)条栅极线间的该第二次像素与该第四次像素；

第(2n+2)条栅极线电性连接位于第(2n+1)条栅极线与第(2n+2)条栅极线间的该第一次像素与该第三次像素，以及电性连接位于第(2n+2)条栅极线与第(2n+3)栅极线间的该第二次像素与该第四次像素；

第(2n+3)条栅极线电性连接位于第(2n+2)条栅极线与第(2n+3)栅极线间的该第一次像素与该第三次像素；

第(m+1)条第一数据线电性连接位于第(m+1)条第一数据线与第(m+1)条第二数据线之间的该第一次像素；

第(m+1)条第二数据线电性连接位于第(m+1)条第一数据线与第(m+1)条第二数据线之间，与位于第(m+1)条第二数据线与第(m+2)条第一数据线之间的该第三次像素；

第(m+2)条第一数据线电性连接位于第(m+2)条第一数据线与第(m+1)条第二数据线之间的该第一次像素，而m与n为大于等于0的整数。

2.根据权利要求1所述的驱动电路，其特征在于，各该第一次像素分别位于第(4n+2)列第(2m+2)行与第(4n+4)列第(2m+1)行，各该第二次像素分别位于第(4n+1)列第(2m+1)行与第(4n+3)列第(2m+2)行，各该第三次像素分别位于第(4n+2)列第(2m+1)行与第(4n+4)列第(2m+2)行，且各该第四次像素分别位于第(4n+1)列第(2m+2)行与第(4n+3)列第(2m+1)行。

3.根据权利要求2所述的驱动电路，其特征在于，位于第(4n+1)列的该第二次像素与该第四次像素电性连接至第(2n+1)条栅极线，位于第(4n+3)列的该第二次像素与该第四次像素以及位于第(4n+2)列的该第一次像素与该第三次像素电性连接至第(2n+2)条栅极线，且位于第(4n+4)列的该第一次像素与该第三次像素电性连接至第(2n+3)条栅极线。

4.根据权利要求1所述的驱动电路，其特征在于，各该第一次像素分别位于第(2n+1)列第(4m+4)行与第(2n+2)列第(4m+1)行，各该第二次像素分别位于第(2n+1)列第(4m+1)行与第(2n+2)列第(4m+4)行，各该第三次像素分别位于第(2n+1)列第(4m+2)行与第(2n+2)列第(4m+3)行，且各该第四次像素分别位于第(2n+1)列第(4m+3)行与第(2n+2)列第(4m+2)行。