[发明专利]栅极制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种栅极制造方法。

背景技术

随着半导体制造技术的不断发展，作为衡量半导体制造技术工艺水平的栅极的线宽也越来越小。目前，栅极的线宽已经能够做到65nm甚至更小。小的栅极线宽可以减小形成的半导体器件的驱动电压，进而减小功耗；并且，小的栅极线宽也可以使形成的半导体器件的尺寸减小，提高集成度，增加单位面积上的半导体器件的数量，进而降低生产成本。

请参考图1A至图1E，其为现有技术中一种栅极制造方法的各步骤相应结构的剖面示意图。

如图1A所示，首先，提供半导体衬底10，所述半导体衬底10中可以掺入N型杂质或P型杂质。

如图1B所示，在所述半导体衬底10上依次形成栅极介质层11和栅极导电层12，所述栅极介质层11的材质可以是二氧化硅或氮氧化硅，所述栅极导电层12的材质一般为多晶硅。

如图1C所示，在所述栅极导电层12上旋涂光阻层，并利用曝光显影等工艺图案化所述光阻层，从而在所述栅极导电层12上形成图案化光阻层13a，所述图案化光阻层13a的厚度为为了满足栅极线宽缩小的要求，所述图案化光阻层13a的材质优选为深紫外光阻，例如193nm光阻。

如图1D所示，以所述图案化光阻层13a为掩膜，刻蚀所述栅极导电层12和栅极介质层11，以形成图案化栅极导电层12a和图案化栅极介质层11a。

如图1E所示，最后，去除所述图案化光阻层13a，以形成栅极，所述栅极由图案化栅极导电层12a和图案化栅极介质层11a构成。

然而，在实际生产中发现，在上述的栅极制造方法中，由于深紫外光阻不耐显影的原因，导致形成的图案化光阻层13a的表面较为粗糙(roughness)，这将导致以图案化光阻层13a为掩膜进行刻蚀工艺时，欲刻蚀的膜层产生图案失真或分辨率降低的问题，使得最终形成的栅极表面较为粗糙，进而导致半导体器件的漏电流增大，稳定性下降；并且，由于所述图案化光阻层13a不耐刻蚀过程中等离子体的高温，因此在刻蚀过程中，所述图案化光阻层13a的轮廓不易维持，极易发生变形或倒塌(Collapse)的现象。

公开号为CN 101290879A的中国专利申请文件公开了另一种栅极制造方法，请参考图2A至图2F，其为所述中国专利申请文件公开的另一种栅极制造方法的各步骤相应结构的剖面示意图。

如图2A所示，首先，提供半导体衬底20，接着在所述半导体衬底20上形成栅极介质层22和多晶硅层24。

如图2B所示，在所述多晶硅层24上形成金属层26。

如图2C所示，在所述金属层26上旋涂光刻胶层，并通过曝光显影工艺图形化所述光刻胶层，以形成栅极的光刻胶图案27。

如图2D所示，刻蚀未被所述光刻胶图案27覆盖的金属层，以在所述金属层26中形成栅极图案26a。

如图2E所示，刻蚀未被所述栅极图案26a覆盖的多晶硅层，在所述刻蚀过程中，在所述栅极图案26a覆盖的多晶硅层侧壁形成聚合物层23。

如图2F所示，接着，去除所述聚合物层23，以形成顶部具有栅极图案26a的多晶硅栅极24a。

如图2G所示，对所述半导体衬底20执行退火工艺，通过退火工艺使栅极图案26a中的部分金属与多晶硅栅极24a顶部的多晶硅反应生成金属硅化物层24b，该金属硅化物层24b和多晶硅栅极24a共同形成半导体器件的栅极。

在所述中国专利申请文件的栅极制造方法中，通过在多晶硅层24上形成金属层26作为硬掩膜层，并在刻蚀过程中形成的多晶硅栅极侧壁形成聚合物层，保护多晶硅栅极24a的侧壁不受影响；但是，该栅极制造方法并未对光刻胶图案27进行表面处理，因此利用该方法形成的光刻胶图案27的表面较为粗糙，这将导致以光刻胶图案27为掩膜形成的栅极图案26a的侧壁也较为粗糙，使得最终形成的栅极表面较为粗糙。

发明内容

本发明的目的在于提供一种栅极制造方法，以有效修复图案化光阻层，防止刻蚀过程中出现图案化光阻层变形或倒塌的现象，避免进行图案转移时产生失真的现象，有利于形成表面平滑的栅极。

为解决上述技术问题，本发明提供一种栅极制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极介质层和栅极导电层；在所述栅极导电层上形成图案化光阻层；在所述图案化光阻层表面形成聚合物层，所述图案化光阻层和聚合物层构成第一掩膜单元；以所述第一掩膜单元为掩膜，刻蚀所述栅极导电层和栅极介质层；去除所述第一掩膜单元，以形成栅极。