[发明专利]一种提高电感器衬底电阻的方法

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种提高电感器衬底电阻的方法。

背景技术

随着无线移动通信技术的迅猛发展，射频集成电路(RFIC，Radio FrequencyIntegrated Circuit)变得越来越重要，射频集成电路是一种工作在300MHz～300GHz频率范围内的集成电路。并且由于硅基集成电路制造成本相对较低，使得硅基射频集成电路对GaAs基集成电路具有相当大的竞争力。

在射频集成电路中，电感器起着非常重要的作用，成为一种关键的电子元器件而广泛地应用在各种射频集成电路中，例如电压控振荡器(VCO，VoltageControl Oscillator)、低噪声放大器(LNA，Low-noise Amplifier)以及混频器(mixer)等都需要使用电感器。

评价电感器性能好坏的一个重要指标是品质因子Q，品质因子Q的定义是：储存于电感器中的能量和每一震荡周期损耗能量的比。品质因子Q越高，电感器的效率就越高。影响品质因子Q的因素有：金属线圈的欧姆损耗、电感器的寄生电容以及衬底的损耗。在低频段，电感器的性能主要由形成电感器的金属线的特性来决定(主要是金属的损耗)；在高频段，衬底损耗将成为决定电感器性能的主要因素。衬底对电感器性能的影响主要源自衬底单位面积电容C_sub和单位面积电导G_sub，而衬底材料的掺杂特性则是影响C_sub和G_sub大小的主要因素。在相同的频率下，电磁波对于衬底的穿透深度会随着衬底电导率的增加而变大。在电导率较大的情况下，这种变化比较明显，从而会造成衬底的高频损耗增大。这就是在较高频段，电导率较大情况下，Q值较小的主要原因。

为了提高电感器的性能，目前一般采用高阻值的衬底来制作电感器。然而通常来说，该种衬底的电阻还不足以制作高性能的电感器。

因此，如何进一步增大高阻值衬底的电阻率，从而提高电感器的性能，已成为业界亟需解决的技术问题。

发明内容

本发明的目的在于提供一种提高电感器衬底电阻的方法，以解决现有的电感器衬底电阻不够大，从而造成电感器衬底的高频损耗大，Q值小的问题。

为解决上述问题，本发明提出一种提高电感器衬底电阻的方法，所述方法除了包括步骤：(1)提供一高阻值半导体衬底；(2)在所述高阻值半导体衬底上沉积一层绝缘层；(3)在所述绝缘层上制作电感器主体；(4)在所述电感主体上沉积钝化层，并对所述钝化层进行刻蚀，形成电感通孔；并且在步骤(4)后还包括步骤(5)对所述电感器进行热处理。

可选的，所述高阻值半导体衬底的电阻率大于1000ohm.cm。

可选的，所述绝缘层为二氧化硅。

可选的，所述热处理的温度范围为300℃～600℃。

可选的，所述热处理的时间为1分钟～3小时。

本发明所提供的提高电感器衬底电阻的方法通过在现有的制作电感器步骤的基础上，增加了热处理，进一步提高了衬底的电阻，从而提高了电感器的性能。

附图说明

图1为本发明提供的提高电感器衬底电阻的方法的流程图；

图2为电感器的剖面结构示意图；

图3为电感器高阻值P型半导体衬底的电阻率随热处理时间的变化关系图。

具体实施方式

以下结合附图和具体实施例对本发明提出的提高电感器衬底电阻的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种提高电感器衬底电阻的方法，所述方法通过在现有的制作电感器步骤的基础上，增加了热处理，进一步提高了衬底的电阻，从而提高了电感器的性能。

请参考图1和图2，其中，图1为本发明提供的提高电感器衬底电阻的方法的流程图，图2为电感器的剖面结构示意图，如图1至图2所示，所述提高电感器衬底电阻的方法包括如下步骤：

提供一高阻值半导体衬底100；

在所述高阻值半导体衬底100上沉积一层绝缘层200；

在所述绝缘层200上制作电感器主体300；

在所述电感器主体300上沉积钝化层400，并对所述钝化层400进行刻蚀，形成电感通孔，其中，所述钝化层400为二氧化硅；

对所述电感器进行热处理，即将所述电感器置于退火炉中，在氮气气氛中进行加热。

其中，所述电感器主体300包括上线圈302及下线圈301。