[发明专利]用于溅射和再溅射的自离子化及电感耦合等离子体

说明书

本申请为分案申请，原申请的申请日是2002年11月14日、申请号是02827101.7(PCT/US2002/036940)、发明名称为“用于溅射和再溅射的自离子化及电感耦合等离子体”。

相关申请

该申请为2000年10月10日提交的未决申请序号No.09/685978、1999年10月8日提交的申请序号No.09/414614(授权号为U.S.专利No.6398929)的分案申请的部分申请的连续申请；为2002年7月25日提交的未决申请序号No.10/202778(该申请要求2001年8月30日提交的临时申请60/316137和2001年12月21日提交的60/342608的优先权)的部分申请的连续申请；并且为2001年11月14日提交的未决申请序号No.09/993543的部分申请的连续申请，将这些申请的全部并入以作参考。

技术领域

本发明一般关于溅射和再溅射。更为具体地，本发明关于半导体集成电路形成中材料的溅射沉积和沉积材料的再溅射。

背景技术

半导体集成电路通常包括多层金属(metallization)以在大量有源半导体器件之间提供电连接。高级集成电路，特别是用于微处理器的那些，可以包括五层或更多金属层。在过去，铝为受欢迎的金属层材料，但是已经开发铜作为高级集成电路的金属层。

在图1的剖面图中示出了典型的金属层。下层110包括导电部件112。如果下层110为诸如二氧化硅或其它绝缘材料的下层电介质层，导电部件112可以为下层铜金属层，且上层金属层的垂直部分称之为通路(via)，因为其互连两个金属层。如果下层110为硅层，导电部件112可以为掺杂硅区，且形成在孔中的上层金属的垂直部分称之为触点(contact)，因为它电接触硅。上层电介质层114沉积在下层电介质层110和下层金属层112上。还可以有包括线形和沟槽的其它孔形。同样，在双金属镶嵌(dual damascene)和相似的互连结构中，如下所述，孔具有复杂的形状。在一些应用中，孔不可以穿过电介质层延伸。下述讨论仅提到通路孔，但是，在大多数情况中，该讨论同样适用于其它类型的孔，其中只有几个本领域公知的修改孔。

常规地，电介质为通过利用四乙基正硅酸盐(TEOS)作为前体的等离子体增强化学气相沉积形成的二氧化硅。然而，可以考虑其它成分的低k材料和沉积技术。一些在开发的低k电介质可以描绘为硅酸盐，诸如氟化硅酸盐玻璃。此后，仅直接描述硅酸盐(氧化物)电介质，但可以设想使用其它电介质成分。

在硅酸盐电介质的情况中，通常使用氟基等离子体蚀刻工艺在上层电介质层114中蚀刻通路孔。在高级集成电路中，通路孔的宽度可以为0.18μm或更小。电介质层114的厚度通常至少为0.7μm，并且有时为其两倍，以使孔的纵横比为4∶1或更大。建议6∶1或更大的纵横比。此外，在大多数情况中，通路孔应该具有垂直轮廓(profile)。

在孔的底面和侧面以及电介质层114上沉积衬里层(liner layer)116。衬里层116可以执行几个功能。其可以用作电介质与金属层之间的粘合层(adhesion layer)，因为金属膜易于从氧化物上剥离。其还可以用作防止在氧化物基电介质与金属之间互扩散的阻挡层。其还可以用作籽晶和形核层，以促进均匀粘接和生长以及金属沉积填充孔的可能的低温回流和使分离的籽晶层的均匀生长形核。可以沉积一层或多层衬里层，其中一层可以主要用作阻挡层而其它层主要用作粘合剂、籽晶或形核层。

例如，然后在衬里层116上沉积诸如铜的导电金属互连层118以填充孔并覆盖电介质层114的顶部。通过选择蚀刻金属层118的平面部分，将常规铝金属形成水平互连图形。然而，称为双金属镶嵌的用于铜金属的技术在电介质层114中使孔形成为两个连接部分，第一为穿过电介质底部的狭窄通路而第二为在表面部分中与通路互连的较宽沟槽。在金属沉积之后，进行化学机械抛光(CMP)，该化学机械抛光除去暴露在电介质氧化物上的较软的铜，但到较硬的氧化物时，即停止。结果，相似于最近的下层的导电部件112的上层的多个填充铜的沟槽彼此隔离。填充铜的沟槽用作在填充铜的通路之间的水平互连。双金属镶嵌工艺与CMP的结合消除了蚀刻铜的需要。已经开发出几种用于双金属镶嵌和其它具有相似制造需要的金属结构的层结构和蚀刻序列。