[发明专利]电平转换电路

说明书

技术领域

本发明涉及电平转换电路(Level shift circuit)，尤其涉及一种高电平信号转换成低电平信号的电平转换电路。

背景技术

在复合电源电路尤其是SOC系统中，各电路单元的供电电压并不完全一致，难以统一，各电路单元之间的信号传输，需要经过转换，才能进行沟通；此外为了节省能耗，通常需要降低芯片内部的工作电压(例如1.2V)，但芯片与芯片之间传输信号时，仍需要在较高的电压(例如3.3V～5V)下进行。因此，必须使用电平转换电路作为芯片、电路单元的输入输出接口设备，以实现上述信号的电平转换。

在数字电路中，常利用CMOS反相器组成电平转换电路。例如图1提供了一种现有的电平转换电路，包括：整形电路100，用以接收较高电平的输入信号，对所述输入信号进行整波；输出电路200，用以将整波后的输入信号转换成较低电平的输出信号。其中整形电路100包括串接的两级反相器单元，各反相器单元的高位端连接至高电平线VDDH，低位端连接至地线；输出电路200也包括串接的两级反相器单元，各反相器单元的高位端连接至低电平线VDDL，低位端连接至地线。上述各反相器单元均为CMOS反相器，其中整形电路100的反相器单元以及输出电路200的第一级反相器单元中的MOS晶体管均为厚栅晶体管，耐压高，阈值电压也较高，但开启、响应速度较慢。而输出电路200的第二级反相器单元中的MOS晶体管则为薄栅晶体管，耐压性差，阈值电压相对较低，开启、响应速度相对较快。

图1所述电路的工作原理如下：假设输入信号为方波，则所述输入信号经过整形电路两级反相器单元后，输出一个高位电平为VDDH，低位电平为0的方波。所述方波再经由输出电路200的两级反相器单元后，输出一个高位电平为VDDL，低位电平为0的方波。上述过程即将高位电平为VDDH的高电平信号转化成了高位电平为VDDL的低电平信号。如果忽略反相器单元电路的延迟，最终的输出信号应当与输入信号同相。

现有的电平转换电路存在如下问题：为了承受整形电路100所输出的高电压信号，输出电路200的第一级反相器单元均采用了耐高压的厚栅晶体管。为便于说明，假设输出电路200的第一级反相器单元中PMOS即电位上拉晶体管为M0，则M0源极以及衬底均连接至低位电源线VDDL，而栅极则连接至整形电路100的输出端O。当整形电路100的输出端O的信号处于低电平0时，则M0的栅极与衬底的电势差为VDDL。上述电势差可能小于厚栅晶体管M0的开启阈值电压，将导致M0无法开启，使得该级反相器单元产生逻辑错误，而不能输出高电平，进而导致整个电平转换电路失效。即使M0能够开启，其开启速度也较慢，造成电路延迟过大。

发明内容

本发明解决的问题是提供一种电平转换电路，响应速度快，电路延迟小，解决现有电平转换电路中输出电路第一级反相器单元容易产生逻辑错误且电路延迟较大的问题。

本发明提供的电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括：

高电平线、低电平线以及地线；

整形电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元；

输出电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括第一NMOS以及第二NMOS；所述第一NMOS的漏极连接至低电平线，栅极连接至整形电路的最后级反相器单元的输入端；所述第二NMOS的源极连接至地线，栅极连接至整形电路的最后级反相器单元的输出端；所述第一NMOS的源极与第二NMOS的漏极连接至输出电路下一级反相器单元的输入端。

可选的，所述整形电路的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。

可选的，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。

可选的，所述第一NMOS以及第二NMOS均为厚栅型晶体管，且所述第一NMOS与第二NMOS的规格相同。

与现有技术相比，本发明提供的电平转换电路具有以下优点：输出电路的第一级反相器单元中的电位上拉晶体管选用NMOS，并将其栅极连接至整形电路最后级反相器单元的输入端，使得整形电路的输出信号处于低位电平时，上拉晶体管更容易开启导通，从而提高响应速度，降低电路延迟。

附图说明