[发明专利]存储器编程的放电电路

说明书

技术领域

本发明关于非挥发存储阵列的编程。

背景技术

非挥发存储的临界电压通常是由储存在每一存储单元电荷储存层中的可变电荷数目所决定。一存储器中的感测区间必须足够宽以允许在不同临界电压状态间，例如完全编程、完全抹除、以及许多不同的中间状态(对多阶存储单元而言)的缓冲余地，如此一读取操作可以可靠地区分不同的编程及抹除临界电压状态。然而，一存储阵列中不同的存储单元之间会根据在存储单元在存储阵列中的位置，及根据此存储阵列中特定位置的工艺参数而有着变动地电气特性，例如电阻值和电容值。虽然存储阵列中个别的存储单元之间会有所变动，然而感测区间必须足够宽以允许在不同临界电压状态间作出区分，而不管存储单元是位在阵列中的哪一个特定位置。

此“第二位效应”则是造成存储阵列中个别的存储单元之间变动地来源，其会降低感测区间。此”第二位效应”是指在SONOS存储单元中储存数据于信道两端之间，在编程右侧位时对左侧位所产生的干扰。Eitan的美国专利第6011725号，在此引为参考数据，提供对于许多传统非挥发存储单元的详细比较，包括各自的编程、抹除及读取技术，和其相关的第二位效应。Eitan的美国专利也揭露一种硅-氧化硅-氮化硅-氧化硅-硅(SONOS)型态存储单元可以通过区域化电荷储存技术储存两个位的数据。

换另一种方式描述，此”第二位效应”是指在存储单元一侧未被编程位的反向读取电流，其反向读取电流必须击穿存储单元另一侧被编程位的信道区域。此第二位效应窄化了此操作，存储单元另一侧被编程位与另一侧未被编程位的临界电压差値的感测区间。因为一阵列的不同存储单元具有不同的编程数目，此“第二位效应”在不同存储单元之间也具有不同的效应。

其结果是，此感测区间由不同的考虑来定义，例如上述的变动储存电荷、边界及效应。

发明内容

本发明的一目的为提供一种具有存储器集成电路的装置。此存储器集成电路包括一非挥发存储器阵列、多条位线存取该非挥发存储器阵列及位线放电电路。

此多条位线具有一第一端点于该非挥发存储器阵列的该第一侧及一第二端点于该非挥发存储器阵列的该第二侧。此位线放电电路电性连接至该多条位线的该第一端点及该第二端点，该位线放电电路提供该多条位线中的位线多条放电路径。

在一实施例中包含控制电路电性连接至该位线放电电路以为该多条位线中的一位线同时导通所述多条放电路径。

在一实施例中，该控制电路在编程操作时为该位线同时导通所述多条放电路径。

在一实施例中，多条放电路径包括一第一放电路径及一第二放电路径。

某些实施例中包含感测放大多任务器电路。此感测放大器多任务电路，包含多个多任务晶体管具有第一电流载送端点电性连接至该多条位线的该第二端点，及第二电流载送端点。以及此感测放大器多任务电路也包含一组输出晶体管电性连接至该多个多任务晶体管的该第二电流载送端点。

不同的实施例中结合不同的放电路径。

此第一放电路径通过电性连接至该多条位线的该第一端点的该位线放电电路的多个放电晶体管，使得该多条位线中的不同位线，具有通过该第一多个放电晶体管中的不同放电晶体管的该第一放电路径，以及

在不同的实施例中，此第二放电路径是：

通过至少与该多条位线的该第二端点电性连接的感测放大器多任务电路，通过电性连接至该多条位线的该第二端点的位线放电电路中的第二多个放电晶体管，使得该多条位线中的不同位线，具有通过该第二多个放电晶体管中的不同放电晶体管的该第二放电路径。

在不同的范例中，该第二放电路径通过感测放大器多任务电路(如通过感测放大器多任务电路的多任务器晶体管及该组输出晶体管)。在不同的范例中，该第二放电路径跳过感测放大器多任务电路(如跳过感测放大器多任务电路的多任务器晶体管及该组输出晶体管，或是仅跳过感测放大器多任务电路的该组输出晶体管)。

本发明的另一目的为提供一种方法，包含：

经由开启多条放电晶体管以同时开启多条放电路径。经由多条放电路径同时电性放电一位线，其中该位线是存取该非挥发存储器阵列的多条位线之一。