[发明专利]微码指令执行次数的计数装置以及计数方法

说明书

技术领域

本发明主要关于一种微处理器，特别是有关于一种在微处理器中计数微码指令执行次数的技术。

背景技术

许多现代的微处理器都包括了实行微处理器指令集中复杂且/或鲜少被执行的微码指令序列或微码。位于微处理器中的微码存储器包括多个微码指令序列，当微处理器将指令集中以微码实行的指令的其中之一解码时，微处理器不直接将该指令送到微处理器中的执行单元去执行，而是把控制权移交给微码只读存储器中适当的微码程序。然后，微处理器再把微码指令送到执行单元去执行以实行上述复杂且/或鲜少被执行的微码指令，如此一来，就能使执行单元或其它微处理器中的单元，例如相依性监测单元(dependency checking unit)或引退单元(retire unit)，相较于能够执行所有微处理器指令集中的指令(包括上述复杂且/或鲜少被执行的微码指令)的执行单元具有较低的复杂度。

如同一般程序，微码也必须要经过调试(debugging)的程序，此外，微码的效率也被要求达到最佳化，尤其是效率佳的微码很有可能将包括有微处理器指令集中由微码所实行的指令的程序的整体效率提升。然而，由于微码直接位于微处理器内，不像使用者定义的程序指令一般，微码的取得并无法直接从微处理器的外接脚(external pins)处观察的到，因此在调试与效率测量上，微码较使用者定义的程序要来的困难。再者，虽然微处理器通常提供给使用者定义的程序有调试与效率测量的功能(请参见例如英特尔32位处理器架构的软件开发者手册第3B册：系统程序设计指南第二部分，2006六月版，第18章)，但是却没有提供相同的功能给微码使用。

因此，需要提供一种关于微码的调试与效率测量的装置和方法。

发明内容

本发明提供了一种微码指令执行次数的计数装置，适用于一微处理器，包括一第一暂存器，用以储存一微码指令的地址，上述微码指令则储存于上述微处理器的一微码存储器中；上述计数装置还包括一第二暂存器，用以储存上述微处理器的一引退单元下一个所要引退的微码指令的地址；上述计数装置包括一比较器，耦接于上述第一暂存器与上述第二暂存器，并且用以指出上述第一暂存器与上述第二暂存器所储存的地址之间的一地址吻合(match)；上述计数装置包括一计数器，耦接于上述比较器，并且用以计数上述比较器指出上述第一暂存器与上述第二暂存器所储存的地址之间的上述地址吻合的次数。

本发明还提供了一种微码指令执行次数的计数方法，适用于一微处理器，包括将储存于上述微处理器的一微码存储器中的一微码指令的地址储存至一第一暂存器；上述方法亦包括将上述微处理器的一引退单元下一个所要引退的微码指令的地址储存至一第二暂存器；上述方法亦包括比较储存于上述第一暂存器与上述第二暂存器的地址以决定储存于上述第一暂存器与上述第二暂存器的地址之间是否有一地址吻合；上述方法亦包括计数上述地址吻合发生的次数。

本发明的优点之一是提供了一种即时计数微码指令执行次数的手段，而不需要专业的外部工具或能深入微处理器的内部功能的探测器，因此，微码指令执行次数的测量就可以在实验室环境之外，例如安装于用户端以进行调试或效能测量。

本发明的优点之二是在不影响包括由微码所操作的指令的使用者程序实际执行于微处理器的条件下，提供了一种测量微码指令执行次数的方法，且此方法于测量微码指令执行次数与接连取得测量结果时，仅需要少量的控制暂存器写出、写入、读出、或读取的操作。

附图说明

图1是显示根据本发明所述的微处理器的框图。

图2是显示根据本发明所述如图1的微处理器的操作流程图。

图3是显示根据本发明另一实施例所述的微处理器的框图。

附图中符号的简单说明如下：

100：微处理器

104：微码存储器

108：微码指令

112：执行单元

114：更新已执行微码指令的状态

118：微码指令地址

122：重排序缓冲器

124：项目

126：项目

128：微码指令地址暂存器

134：引退地址

136：比较地址

138：比较器

142：地址吻合信号

144：地址吻合计数器

146：地址吻合的计数值

304：微码指令遮罩值

308：微码指令遮罩暂存器

AND1、AND2：与门。

具体实施方式