[发明专利]多处理器架构与方法

说明书

技术领域

本申请是关于计算器与其他数字系统中数据转换的领域。

背景技术

本申请主张2008年10月3日申请的美国申请案12/245,686为优先权案。本申请也主张2008年12月19日申请的美国申请案12/340,510为优先权案，这是美国申请案12/245,686的部分连续案。这两件申请整体内容皆并入本申请作为参考。

随着计算器与其他数字系统变得更复杂与更有能力，在系统成分或组件之间促进数据转换的方法与硬件持续演化。要被转换的数据包含代表数据、指令或是其他信号的信号。在运作非常大数据量应用的系统中，例如制图应用的系统中，数据转换的速度与效率特别关键。在典型系统中，制图处理能力是中心处理单元(CPU)的一部分，或是分别的特殊目的处理器，，例如制图处理单元(GPU)与CPU通讯且辅助处理用于例如视频游戏应用的制图数据。可在系统中包含一或多个GPU。在习知多GPU系统中，桥接宿主接口(例如PCI快速(PCIe)总线)接口必须在点对点(peer to per)交通与宿主交通之间分享带宽。交通主要包括内存数据转换，但通常可包含指令。图1是习知系统100的方块图，包含根(root)102。典型根102试算机芯片组，包含中心处理器(CPU)、宿主桥104以及两个终端EP0 106a与106b。终端是总线终端，以及可以是多种周边组件，例如特殊目的处理器，例如制图处理单元GPU)。根102通过一或多个总线而耦合至桥104，以与周边组件通讯。一些周边组件终端(例如GPUs)由于功能涉及大量数据，所以需要总线上相对大量的带宽。理想是提供较少组件数目的架构，以及在组件之间提供有效率的数据转换。例如，桥集成电路(ICs)的成本相对高。除此之外，典型桥IC的尺寸可和制图处理单元(GPU)相比，制图处理单元需要额外的印刷电路板面积以即可加至层数。桥IC也需要额外的环绕组件，用于电力、带子(straps)、时钟以及可能是只读内存(ROM)。

附图说明

图1是具有周边组件的习知处理系统的方块图。

图2是根据实施例，说明具有多任务周边组件的多处理器系统的部分的方块图。

图3是根据实施例，说明具有周边组件的处理系统的部分的方块图。

图4是根据实施例，说明具有周边组件的处理系统的更详细方块图。

图5是实施例的方块图，其中一总线终点包含内部桥。

图7是根据实施例，从系统中不同组件的透视说明内存空间的方块图。

具体实施方式

本申请揭露多处理器架构与方法的实施例。实施例提供替代使用外部桥集成电路(IC)架构。例如，实施例多任务(multiplex)周边总线，因而多处理器可使用一个周边接口槽，而不需要外部桥IC。其他实施例包含系统，所述系统具有多个总线终点通过宿主总线桥而耦合至总线根，所述宿主总线桥是内部连接到至少一个总线终点。除此之外，总线终点直接彼此耦合。实施例可使用已知的总线规则(bus protocol)。

图2是根据实施例的示意方块图，说明具有多任务周边组件总线的多处理器系统700的部分。在这个范例系统中，有两个GPU、主GPU 702A以及从GPU 702B。每一个GPU 702具有16个周边组件互连快送(PCIe)传送(TX)道以及16个PCIe接收(RX)道。每一个GPU 702包含个别的数据链接层706以及个别的物理层(PHY)704。GPU 702A的八个TX/RX道连接至X16 PCIe连接器一半的TX/RX道或是槽708。GPU 702B的八个TX/RX道连接至X16 PCIe连接器剩余的TX/RX道或是槽708。GPU 702A与GPU 702B各自的剩余TX/RX道是彼此连接，在GPU 702之间提供直接高速连接。

PCIex16槽708(正常连至一个GPU)分为两个部分，槽的一半是连接至GPU 702A，以及另一半是连接至GPU 702B。每一个GPU 702基本上回响另一个GPU 702的另一半数据。亦即GPU接收的数据会传送至另一个。每一个GPU 702见到PCIe总线接收的所有数据，每一个GPU 702内部决定是否回答请求或意见。而后每一个GPU 702适当响应或是不做任何事。可使用一些数据或指令，例如“重新启动”用于所有的GPU 702。