[发明专利]多处理器架构与方法

权利要求书

1.一种系统，包括：

周边组件连接器，耦合至周边组件总线；以及

多个周边组件，通过多个个别传送/接收(TX/RX)道，直接耦合至所述周边组件连接器，因而所述多个周边组件呈现在所述周边组件总线，作为一周边装置耦合至所述周边组件连接器。

2.如权利要求1所述的系统，其中所述多个周边组件更通过个别传送/接收(TX/RX)道，直接彼此耦合。

3.如权利要求1所述的系统，其中所述多个周边组件的至少一个周边组件是制图处理单元(GPU)。

4.如权利要求1所述的系统，其中所述周边组件连接器市周边组件互连快送(PCIe)槽，以及其中所述周边组件总线是PCIe总线。

5.如权利要求2所述的系统，其中所述每一个周边组件用以接收通过所述周边组件连接器传送的所有数据，以及决定可应用的数据。

6.如权利要求2所述的系统，其中每一个所述周边组件转送所有的所述数据至剩余的周边组件。

7.如权利要求1所述的系统，其中以地址为基础，存取每一个所述周边组件。

8.一种多处理器方法，包括：

耦合多个处理器至周边总线，通过所述总线的各自的传送/接收(TX/RX)道组；

耦合所述多个处理器至未耦合至所述总线的所述多个处理器的彼此TX/RX道；

从所述总线至所述多个处理器，直接传送数据至所述多个处理器，其中所述多个处理器的每一个处理器是可定地址的；以及

在处理器之间，直接传送数据。

9.如权利要求8所述的方法，其中所述多个处理器包括制图处理单元(GPU)。

10.如权利要求8所述的方法，其中所述多个处理器包括多个GPU，以及其中所述周边总线包括所述GPU直接耦合的周边组件互连快送(PCIe)总线。

11.如权利要求10所述的方法，更包括通过个别的TX/RX道，耦合直接彼此通讯的所述GPU。

12.如权利要求11所述的方法，更包括GPU从所述总线接收数据以及传送所述数据至其他GPU。

13.一种计算器可读取的媒体，储存计算器可读取的指令，用来制造电路，所述计算器可读取的媒体包括：

周边组件连接器，耦合至周边组件总线；以及

多个周边组件，通过多个个别的传送/接收(TX/RX)道，直接耦合至所述周边组件连接器，因而所述多个周边组件出现在所述周边组件总线成为一周边装置，耦合至所述周边组件连接器；其中所述多个周边组件更通过个别的传送/接收(TX/RX)道而直接彼此耦合。

14.如权利要求13所述的计算器可读取的媒体，其中所述指令包括硬件描述语言指令。

15.一种计算器可读取的媒体，具有指令储存在所述计算器可读取的媒体上，当在多处理器系统中执行时，造成进行一种方法，所述方法包括：

耦合多个处理器至周边总线，通过所述总线的个别的传送/接收(TX/RX)道组；

耦合所述多个处理至未耦合至所述总线的所述多个处理器的彼此TX/RX道；

传送数据至所述多个处理器，直接从所述总线至所述多个处理器，其中所述多个处理器的每一个处理器是可定地址的；以及

在处理器之间，直接传送数据。

16.如权利要求15所述的计算器可读取的媒体，其中所述多个处理器包括制图处理单元(GPU)。

17.如权利要求15所述的计算器可读取的媒体，其中所述多个处理器包括多个GPU，以及其中所述周边总线包括所述GPU直接耦合的周边组件互连快送(PCIe)总线。

18.如权利要求17所述的计算器可读取的媒体，所述方法更包括通过个别的TX/RX道，耦合直接彼此通讯的GPU。

19.如权利要求18所述的计算器可读取的媒体，所述方法更包括GPU从所述总线接收数据，以及传送所述数据至其他GPU。