[发明专利]使用非易失性磁性存储器的低电力电子系统

说明书

技术领域

本发明大体上涉及电子电路架构，且更确切地说涉及一种使用非易失性磁性存储器的低电力系统架构。

背景技术

在当今电子装置驱动的世界中，电力为保持社会运动的关键所在。然而，随着电力的成本增加及在手持型装置中对增加的电池寿命的需要，电子装置中的电力消耗的问题已变得极为重要。当计算机闲置一段时间时，许多计算机会进入电力骤降状态(power-collapsed state)或待用状态，其中电力消耗急剧减少。例如移动电话的手持型装置在未使用时通常也会进入电力骤降状态，其中电源或电池从操作电路的许多零件断开。电子组件自身也已发展为具有较低电力要求。整体来说，已开发大量技术用于节省电力。虽然已使用这些技术相当程度地降低电力消耗，但电子装置设计者仍大体受限于存储器的电力要求，且确切地说，存储器保存状态的电力要求。

现代电子装置通常经设计以在当电子装置骤降到待用状态时未丢失存储器中的任何操作信息的情形下“唤醒”(即，当退出待用状态时重建电力)。举例来说，在于文字处理程序中写信的中途接听电话的用户可能离开计算机足够长时间使得计算机进入待用模式。当用户返回时，其可唤醒计算机且立即从其停止的点继续写信。类似地，当用户拿取其电话进行呼叫时，电话通常从其待用状态唤醒(如果用户当时未在使用电话)，准备好接收拨号及进行呼叫。又，如果用户正使用移动装置的数字信号处理器(DSP)播放视频且呼叫到达而使DSP电力骤降，则用户应能够在完成或忽略呼叫之后返回同一视频播放状态。在这些实例中的任一者中，用户无需冷启动装置及从磁盘驱动器或其它外部非易失性存储器存储装置重新加载信息。为实现此随开即用(instant-on)功能性，即使电子装置已实质上降低电力也大体上保留信息或应用程序状态。电力仅适度降低，因为大体上需要电力以将信息保留于存储器中。尽管其它组件可能完全切断或从电源移除，但存在通常一直接通的特定量的电力以便防止存储器块丢失所保持的信息。

许多电子系统由于静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)的速度及密度而利用静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)。然而，SRAM及DRAM两者均为易失性存储器，这意味着其在电力被移除时会丢失其信息。因此，为维持SRAM及DRAM存储器的状态，要维持电力。一种用于克服此一直通电状态的方法是将快闪存储器并入电子系统中。快闪存储器为将在电力被移除时维持其信息的非易失性存储器技术。然而，快闪存储器通常过慢而不能替代SRAM及DRAM存储器，所以其常常用作存储状态信息的外部存储点。

图1为说明以使用快闪非易失性存储器106的典型存储器配置为特征的电子系统10的框图。系统10被说明为具有内部区段100及外部区段101。外部区段101通常连接到装置内的内部区段100。系统10的所说明的组件经由总线102连接。SRAM存储器块103提供逻辑块104的局部存储器，逻辑块104包括各种组合逻辑组件及使用系统时钟的锁存器。DRAM存储器块105提供于外部区段101中，用于本地然而在内部区段100的处理核心外部的系统10的较高容量随机存取存储。系统10还包括快闪非易失性存储器(NVM)106。

出于图1中所说明的实例的目的，系统10将被描述为用于移动电话中的系统。当系统10的移动电话进入待用模式时，当前存储于SRAM 103及/或逻辑104中的所有状态信息被移动到同一封装上的DRAM 105。在一个实施例中，状态信息可用芯片外的形式从DRAM 105存储到快闪NVM 106中。在此状况下，状态信息经加密，从而引发额外时间及能量。