[发明专利]高K电介质膜及使用钛基β-二酮合物前体制备的方法

说明书

相关申请的交叉引用

本专利要求2008年5月23日提交的No.61/055,695的美国临时申请的权利，通过引用将其以全文并入本文。2008年5月23日提交的共同未决的美国临时申请No.61/055,620；2008年5月23日提交的共同未决的美国临时申请No.61/055,646；2008年5月23日提交的共同未决的美国临时申请No.61/055,594；以及2008年10月15日提交的共同未决的美国临时申请No.61/105,594的公开内容，通过引用将其每一个以全文并入本文，并不是承认这样的公开内容构成本发明的现有技术。

技术领域

本发明涉及形成高κ电介质薄金属膜的方法、改善该膜以及能形成该膜的点阵(lattice)。

背景技术

将各种有机金属前体用来形成用于半导体工业的高κ电介质薄金属膜。将各种沉积方法用于形成该金属膜，例如化学气相沉积(“CVD”)或原子层沉积(“ALD”)，也称为原子层外延。

CVD是这样一种化学方法，通过该方法，前体沉积在基材上而形成固体薄膜。在典型的CVD方法中，在低压力或环境压力反应室之内，使前体通过基材(基片)上方。所述前体在所述基材表面上反应和/或分解，产生所沉积材料的薄膜。利用通过反应室的气流脱除挥发的副产物。沉积膜的厚度可能难以控制，因为它取决于许多参数的协调，例如温度、压力、气流体积和均匀性、化学耗散效应和时间。

ALD是在反应过程中分离前体的化学方法。使第一前体经过所述基材上方，在基材上产生单层。从反应室泵送出任何过量的未反应的前体。然后，使第二前体经过所述基材上方并与所述第一前体反应，在基材表面上的第一形成膜的上方形成膜的第二单层。重复这个循环，以便产生所需厚度的膜。ALD膜生长是自限制的，并且基于表面反应产生可以控制在纳米厚度级别的均匀沉积。

Yashima M.等人在“Fall Meeting of the Ceramic Society of Japan”，Kanazawa，日本，1990年9月26-28日(文章No.6-3A07)，以及“the 108^th Annual Meeting of the Japan Institute of Metals”，Tokyo，日本，1991年的4月2-4日(文章No.508)公开的摘要中报道了氧化锆-氧化铈固溶体和点阵。

Scott，H.G.报道了氧化锆-氧化钇体系的亚稳和平衡相关系。[“Phse Relationships in the zirconia-yttria system，”J.Mat.Science，1975.10：1527-1535]。

国际公开No.WO 02/27063报道了用金属氧化物、硅酸盐和磷酸盐，以及二氧化硅的气相沉积方法。

已将氧化锆和氧化铪用于产生电介质膜，通常替代二氧化硅栅(gate)用于半导体工业。用高κ电介质材料替代二氧化硅允许增加栅电容而不伴随泄漏效应。

因此，需要通过增加介电常数、或稳定膜以维持高介电常数(或两者都用)来产生和改善高κ电介质膜的方法。

发明概述

现提供了通过气相沉积方法形成高κ电介质膜的方法。该方法包含将至少一种金属源前体和至少一种钛前体运送到基材，其中该至少一种钛前体在结构上对应于式I：

Ti(L)_x

(式I)

其中：

L是β-二酮基(diketonate)；并且

x是3或4。

还提供了改善半导体器件的高κ栅性能的方法。该方法包含用至少一种钛前体以形成半导体器件所用的高κ电介质膜，其中该至少一种钛前体在结构上对应于式I。

还提供了稳定高κ电介质材料的方法。该方法包含向高κ电介质材料加入至少一种钛前体，其中该至少一种钛前体在结构上对应于式I。

还提供了高κ电介质膜形成的点阵，其中点阵包含氧化铪、氧化锆或其混合物并且点阵含有钛原子。

根据下文的详细描述，将清楚其它实施方案，包括上文总结的实施方案的特定方面。

发明详述

在本发明的各个方面，提供了利用钛(III)和/或钛(IV)前体作为掺杂剂以形成高κ电介质薄膜的方法。本发明方法用于产生或生长具有改善的高κ栅性能的薄膜，并且因此能维持高介电常数。在本发明的其它方面，提供了能形成高κ栅膜的点阵。