[发明专利]使用大于晶圆直径的等离子体排除区域环控制斜面蚀刻膜轮廓

说明书

背景技术

集成电路是由晶圆或衬底形成的，在晶圆或衬底上形成图案化微电子层。在衬底处理中，经常使用等离子体以蚀刻在该衬底上沉积的膜的预定部分。通常，蚀刻等离子体密度在该衬底的边缘附近比较低，这可能导致多晶硅层、氮化物层、金属层等等(共同被称为副产物层)在该衬底的斜面边缘(bevel edge)的上下表面上的累积。当连续的副产物层由于一些不同的蚀刻工艺而沉积在该衬底斜面边缘的上下表面上时，该副产物层和该衬底之间的粘合会最终变弱而该副产物层在衬底转移过程中可能散裂或剥落，通常落在其它衬底上，从而污染其它衬底。

发明内容

在本发明的一个实施方式中，提供一种清洁半导体衬底的斜面边缘的方法。将半导体衬底放在等离子体处理装置的反应室中的衬底支架上。衬底具有覆盖该衬底的上表面和斜面边缘的电介质层，该层在该斜面边缘的顶点的上方和下方延伸。将工艺气体引入该反应室内并将其激励为等离子体。用该等离子体清洁该斜面边缘从而除去该顶点下方的该层而不除去该顶点上方的该层的全部。

在另一个实施方式中，提供一种斜面蚀刻机，半导体晶圆的斜面边缘在该斜面蚀刻机中经受等离子体清洁。下支架具有圆柱形顶部。在该下支架的该顶部上支撑的下等离子体排除区域(PEZ)环。该下等离子体排除区域环具有上表面，该晶圆被支撑在该上表面上。上电介质元件被置于该下支架上方并具有对着该下支架的该顶部的圆柱形底部。上等离子体排除区域环围绕该电介质元件的底部并对着该下等离子体排除区域环，该下和上等离子体排除区域环之间的环形空间限制要用该等离子体清洁的该斜面边缘的范围。至少一个射频(RF)电源适于在清洁操作过程中将工艺气体激励为该等离子体。该下和上等离子体排除区域环适于在该清洁操作过程中分别保护该下支架和该上电介质元件免于该等离子体损害。最靠近该晶圆的该上等离子体排除区域环的一部分的外径至少等于该晶圆的外径。

在另一个实施方式中，提供一种斜面蚀刻机的可配置部件。半导体晶圆的斜面边缘经受等离子体清洁。该斜面蚀刻机包括下电极组件和上电极组件，在该斜面清洁操作过程中该晶圆被支撑在该下电极组件上，该上电极组件包括面向该下支架并固定于上支架的电介质板，该上支架能够竖直移动以将该电介质板定位在离该晶圆的该上表面的小距离上。该上电极组件包括至少一个气体通道，在该斜面清洁操作过程中气体通过该上电极组件的该气体通道被流入到该斜面边缘的附近区域中。该电介质板具有至少一个气体通道，在该斜面清洁操作过程中气体通过该电介质板的该气体通道被流到该晶圆的该表面上方。该可配置部件包含上等离子体排除区域环，该上等离子体排除区域环是适于在该清洁操作过程中将该上电介质板从该等离子体屏蔽的导电、半导电或电介质材料的。最接近该晶圆的该上等离子体排除区域环的一部分的外径大于该晶圆的外径。

附图说明

图1显示了斜面蚀刻室的横截面示意图。

图2显示了依照一个实施方式的斜面蚀刻机的横截面示意图。

图3显示了图2中的区域A的放大示意图。

图4A-4B显示了图2中的可配置等离子体排除区域(PEZ)环的横截面示意图。

图5A显示了依照另一个实施方式的斜面蚀刻机的横截面示意图。

图5B显示了图5A中的区域B的放大示意图。

图6显示了依照又一个实施方式的斜面蚀刻机的横截面示意图。

图7显示了依照进一步的实施方式的斜面蚀刻机的横截面示意图。

图8显示了依照另一个进一步实施方式的斜面蚀刻机的横截面示意图。

图9显示了依照又一个进一步实施方式的斜面蚀刻机的横截面示意图。

图10显示了依照再一个进一步实施方式的斜面蚀刻机的横截面示意图。

图11A-11E描绘了半导体衬底的部分横截面视图的各种清洁轮廓。

图12A-12C描绘了使用上PEZ环的半导体衬底的部分横截面视图的清洁轮廓，其中该上PEZ环的下部的外径小于该衬底的外径。

图13A-13C描绘了使用上PEZ环的半导体衬底的部分横截面视图的清洁轮廓，其中该上PEZ环的下部的外径大于该衬底的外径。

图14描绘了使用上PEZ环的蚀刻速率对衬底的径向位置的函数的图表，其中该上PEZ环的下部的外径小于该外径；以及其中该上PEZ环的下部的外径大于该衬底的外径。

具体实施方式