[发明专利]具有差动输入的正交输出低噪声跨导放大器

权利要求书

1.一种用于提供低噪声跨导放大的装置，其包含：

PMOS跨导部分，其经配置以接收差动RF输入信号；

PMOS共源共栅部分，其耦合到所述PMOS跨导部分；

NMOS跨导部分，其经配置以接收所述RF差动输入信号；及

NMOS共源共栅部分，其耦合到所述NMOS跨导部分，其中所述PMOS及NMOS共源共栅部分提供差动正交输出信号及差动同相输出信号。

2.根据权利要求1所述的装置，其中所述PMOS共源共栅部分进一步包含：

第一PMOS晶体管，其具有耦合到所述NMOS共源共栅部分的漏极线；

第二PMOS晶体管，其具有耦合到所述第一PMOS晶体管的源极线的源极线及耦合到所述NMOS共源共栅部分的漏极线；

第三PMOS晶体管，其具有耦合到所述NMOS共源共栅部分的漏极线；及

第四PMOS晶体管，其具有耦合到所述第三PMOS晶体管的源极线的源极线及耦合到所述NMOS共源共栅部分的漏极线，其中所述第一、第二、第三及第四PMOS晶体管的栅极线耦合到第一栅极偏置部分。

3.根据权利要求2所述的装置，其中所述NMOS共源共栅部分进一步包含：

第一NMOS晶体管，其具有耦合到所述第一PMOS晶体管的所述漏极线的漏极线；

第二NMOS晶体管，其具有耦合到所述第一NMOS晶体管的源极线的源极线及耦合到所述第二PMOS晶体管的所述漏极线的漏极线；

第三NMOS晶体管，其具有耦合到所述第三PMOS晶体管的所述漏极线的漏极线；及

第四NMOS晶体管，其具有耦合到所述第三NMOS晶体管的源极线的源极线及耦合到所述第四PMOS晶体管的所述漏极线的漏极线，其中所述第一、第二、第三及第四NMOS晶体管的栅极线耦合到第二栅极偏置部分。

4.根据权利要求3所述的装置，其中

所述第一PMOS及NMOS晶体管的所述漏极线提供所述差动正交输出信号的正线；

所述第二PMOS及NMOS晶体管的所述漏极线提供所述差动同相输出信号的正线；

所述第三PMOS及NMOS晶体管的所述漏极线提供所述差动同相输出信号的负线；且

所述第四PMOS及NMOS晶体管的所述漏极线提供所述差动正交输出信号的负线。

5.根据权利要求3所述的装置，其中所述PMOS跨导部分进一步包含：

第五PMOS晶体管，其具有耦合到电流源的源极线、耦合到所述第一及第二PMOS晶体管的所述源极线的漏极线及电容性地耦合到所述RF差动输入信号的负线的栅极线；及

第六PMOS晶体管，其具有耦合到电流源的源极线、耦合到所述第三及第四PMOS晶体管的所述源极线的漏极线及电容性地耦合到所述RF差动输入信号的正线的栅极线。

6.根据权利要求5所述的装置，其中所述NMOS跨导部分进一步包含：

第五NMOS晶体管，其具有耦合到源极退化电感器的源极线、耦合到所述第一及第二NMOS晶体管的所述源极线的漏极线及直接耦合到所述RF差动输入信号的所述负线的栅极线；及

第六NMOS晶体管，其具有耦合到所述源极退化电感器的源极线、耦合到所述第三及第四NMOS晶体管的所述源极线的漏极线及直接耦合到所述RF差动输入信号的正线的栅极线。

7.根据权利要求3所述的装置，其中所述第一栅极偏置部分包含将共用偏置电压提供到所述第一、第二、第三及第四PMOS晶体管的所述栅极线的第一栅极偏置电路，且其中所述第二栅极偏置部分包含将共用偏置电压提供到所述第一、第二、第三及第四NMOS晶体管的所述栅极线的第二栅极偏置电路。

8.根据权利要求7所述的装置，其中所述第一栅极偏置电路进一步包含：

至少一个上拉电阻器，其耦合到所述第一、第二、第三及第四PMOS晶体管的所述栅极线；及

电压供应，其耦合到所述至少一个上拉电阻器。

9.根据权利要求6所述的装置，其中所述第一栅极偏置部分包含将共用偏置电压提供到所述第一、第二、第三及第四PMOS晶体管的栅极的栅极偏置电路，且其中所述第二栅极偏置部分包含基于所述差动同相及差动正交输出信号动态地调整所述第一、第二、第三及第四NMOS晶体管的所述栅极线的电压中的每一者的栅极偏置控制系统。