[实用新型]一种电子系统及其复位装置

说明书

技术领域

本实用新型涉及电子系统，更具体地说，涉及一种用于对电子系统进行复位的复位装置和采用这种复位装置的电子系统。

背景技术

目前在电子产品系统中普遍采用SoC(System on Chip)芯片来控制系统操作的执行，并采用串行存储器来存储SoC芯片的配置数据和/或SoC中运行的程序，SoC芯片和串行存储器之间使用串行接口连接。通常，SoC控制器件都设有复位端子，当系统电源上电或电源短暂跌落达到一定门限值时，由复位IC监控电源电压并改变输出的复位信号(Reset信号)的电平状态，对SoC进行复位。SoC在复位后，便会读取串行存储器中的内容。

图1示出了现有的一种对SoC芯片进行复位的复位电路。如图1所示，复位IC 16用于监控VCC电源并输出Reset信号。当VCC上电或者VCC短暂跌落达到一定门限值时，复位IC 16负责改变Reset信号的电平状态以对SoC芯片12进行复位。SoC芯片12在复位后，会立即开始读取串行存储器14中存储的配置数据和/或执行程序。

当图1所示的SoC芯片12的复位端子为低电平有效时，图1所示的复位电路的复位过程如图2所示：

时间t1：VCC上电电压达到复位IC 16的一预设的门限值时，复位IC 16开始动作，产生Reset信号(低电平)使SoC芯片12进行复位，延迟时间为t2-t1。

时间t2：复位IC 16的延迟时间到，VCC保持其电压高于复位IC 16的门限值，则复位IC 16将Reset信号从低电平转为高电平。此时SoC芯片12开始读取串行存储器14中存储的数据。

时间t3：VCC电压短暂跌落到复位IC 16的预设门限值时，复位IC 16将Reset信号从高电平转为低电平，使SoC芯片12进行复位。

时间t4：当VCC电压恢复到复位IC 16的预设门限值时，复位IC 16输出的Reset信号保持低电平且延迟开始，延时时间为t5-t4。

时间t5：复位IC 16的延迟时间到，VCC保持其电压高于复位IC 16的门限值，则复位IC 16将Reset信号从低电平转为高电平。此时SoC芯片12重新开始读取串行存储器14中存储的数据。

此方案存在的问题是，如果在t3时刻SoC芯片12正在读取串行存储器14中的数据的过程中而被复位，由于串行接口本身的特点，串行存储器内部的状态机处于一定的状态。然而由于串行存储器14的复位依赖于其供电电压，只有当串行存储器14的供电电压降低到其复位电压以下时，才能使串行存储器14复位。VCC电压的短暂跌落无法使串行存储器14复位，因而串行存储器14的内部状态仍被保持，当t5时刻SoC芯片12重新开始读取串行存储器14时，便会发生错误，系统无法正常工作。

电子产品在上电过程中，电源插头容易出现不能一下子插稳的情况，所以VCC电压非常容易产生跌落，因而现有复位电路存在的上述问题将严重影响电子产品的可靠性和可用性。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能够在电源电压短暂跌落达到一定门限值时同时复位控制模块和串行存储器的复位装置，以及一种采用该复位装置的电子系统。

本实用新型解决其技术问题所采用的一个技术方案是：提出一种复位装置，用于对由电源供电的控制模块和串行存储器进行复位，其中所述串行存储器用于存储所述控制模块的配置数据和/或所述控制模块运行时执行的程序，所述复位装置包括用于监控电源电压并输出一复位信号以控制所述控制模块的复位的复位模块，所述复位装置还包括连接在所述电源和所述串行存储器之间的一开关电路，所述开关电路基于所述复位模块输出的复位信号的电平状态断开或接通串行存储器的电源。

根据本实用新型的复位装置的实施例中，所述复位模块在所述电源电压跌落至一复位门限值时，将所述复位信号从高电平转为低电平，使所述控制模块复位，并使所述开关电路断开。

根据本实用新型的复位装置的实施例中，所述复位模块在所述电源电压恢复至所述复位门限值时，将所述复位信号保持低电平一段延迟时间。

根据本实用新型的复位装置的实施例中，所述复位模块在所述延迟期间监控到电源电压跌落至所述复位门限值时，将所述复位信号保持低电平并将所述延迟清零。

根据本实用新型的复位装置的实施例中，所述开关电路包括：

与电源连接的电压输入端；

与串行存储器连接的电压输出端；

与复位模块连接以接收复位信号的控制端；