[实用新型]一种锁相环泄漏电流补偿电路及锁相环电路

说明书

技术领域

本实用新型属于锁相环领域，尤其涉及一种锁相环泄漏电流补偿电路及锁相环电路。

背景技术

在超深亚微米或更先进的CMOS工艺中，由于栅氧化层变得越来越薄以及亚阈值电压越来越低，使得泄漏电流变得越来越严重了。在0.13umCMOS工艺或90nmCMOS工艺技术中，设计工作电压为1V左右的锁相环(Phase LockedLoop，PLL)就会面临泄漏电流制约的挑战；泄漏电流会增加锁相环的额外功耗，引入噪声，影响到其性能指标。

通常情况下，在这些先进的CMOS工艺中，泄漏电流主要分为三种类型：(1)隧道泄漏(tunneling leakage)电流，它与栅氧化层的厚度有关；(2)亚阈值泄漏(subthreshold leakage)电流，它与晶体管的亚阈值电压有关；(3)pn结二极管泄漏(junction diode leakage)电流，它与寄生的pn结有关。

图1示出了现有技术中锁相环电路的泄露电流模型图，其中，1为鉴相鉴别器，4为分频器，6为压控振荡器，Ileak表示泄漏电流；为了便于说明，主电荷泵电路用开关K1代替，次电荷泵电路用开关K2代替；鉴相鉴别器1输出控制信号并控制开关K1和开关K2的通断，从图中可以清楚的看出，鉴相鉴别器1、分频器4、压控振荡器6、开关K1、K2以及电容C1中均存在泄漏电流Ileak。在鉴相鉴频器1(Phase Frequency Detector，PFD)和分频器4(divider)中，泄漏电流增加了额外的功耗和噪声；而在电荷泵电路中，泄漏电流的类型主要是亚阈值泄漏电流，在电荷泵电路关断时，它也可能会对环路滤波电容C1进行充放电，这会导致压控振荡器6(Voltage Control Oscillator，VCO)的控制输入端的电压来回波动，影响到锁相环输出时钟的频率波动。低通滤波器中，在0.13um或更先进的CMOS工艺中，MOS电容会存在比较严重的隧道泄漏电流，MOS电容面积越大，其泄漏电流也越大。

在数字电路里面，泄漏电流会引起过高的待机静态电流；而在模拟电路里面，它将会降低电路的精准度，影响性能指标。

实用新型内容

本实用新型实施例的目的在于提供一种锁相环泄漏电流补偿电路，旨在解决MOS电容产生的泄漏电流增加了锁相环的功耗和噪声的问题。

本实用新型是这样实现的，一种锁相环泄漏电流补偿电路，包括：与环路滤波电路连接的补偿环路滤波电路中产生的泄漏电流的电压缓冲器。

其中，所述环路滤波电路包括：电阻R1、电容C1以及电容C2；所述电阻R1的一端连接至主电荷泵电路的输出端，所述电阻R1的另一端通过所述电容C1接地；所述电容C2的一端连接至主电荷泵电路的输出端，所述电容C2的另一端接地。

其中，所述补偿电路为电压缓冲器，所述电压缓冲器的正向输入端连接至所述电容C2与所述主电荷泵电路的输出端连接的连接端；所述电压缓冲器的反向输入端连接至所述电阻R1与所述电容C1连接的连接端；所述电压缓冲器的输出端连接至所述电压缓冲器的反向输入端。

其中，所述电压缓冲器包括：提供两对差分输入电压信号的差分输入对模块；根据所述差分输入对模块提供的两对差分输入电压信号将输出电压信号放大后输出的共源放大输出级；以及偏置电路。

其中，所述差分输入对模块包括：MOS管M5、MOS管M6、MOS管M7以及MOS管M8；所述MOS管M5的栅极与MOS管M7的栅极连接后作为所述差分输入对模块的正电压输入端；所述MOS管M5的源极与MOS管M6的源极连接；所述MOS管M6的栅极作为所述差分输入对模块的第一负电压输入端；所述MOS管M7的源极与所述MOS管M8源极连接；所述MOS管M8的栅极作为所述差分输入对模块的第二负电压输入端；所述MOS管M6的漏极与所述MOS管M8的漏极分别连接至所述共源放大输出级的输入端；所述MOS管M5的漏极连接至偏置电路中MOS管M14的漏极；所述MOS管M7的漏极连接至偏置电路中MOS管M3的漏极。

其中，所述共源放大输出级包括：MOS管M9以及MOS管M10；所述MOS管M9的栅极作为所述共源放大输出级的输入端；所述MOS管M10的栅极连接至偏置电路中MOS管M15的栅极；所述MOS管M9的漏极与所述MOS管M10的漏极连接后作为所述共源放大输出级的输出端；所述MOS管M9的源极连接电源VDD；所述MOS管M10的源极接地。

其中，所述电容C1为MOS电容，所述电容C2为MIN电容。