[发明专利]一种半导体器件制造过程中的铝杂质扩散掺杂方法

说明书

技术领域

本发明属于半导体制造技术领域，尤其涉及一种半导体器件制造过程中 的铝杂质扩散掺杂方法。

背景技术

当前，功率半导体器件正在向着高电压、大电流、稿转换功率的方向发 展。为了在大功率半导体器件芯片上制作出高击穿电压的PN结，通常的方法 是采用铝杂质扩散掺杂方法形成PN结的P区。

目前，半导体器件生产商普遍采用“真空预铝”的方法来进行铝杂质扩 散掺杂。如图1所示，该方法首先将多晶硅源管2、硅舟4和高纯铝源3清洗 干净后装入真空扩散炉1的真空炉管11中，关闭炉门12，利用真空泵将真空 炉管11内的空气从炉口13抽出，在高温状态下，利用高纯铝源蒸气在真空、 封闭、高温的多晶硅源管2内对多晶硅源管2的内壁、硅舟4进行铝杂质饱 和。如图2所示，待铝杂质饱和完成后，在多晶硅源管2内的硅舟上插入挡 片6和正式芯片5，在高温高真空状态下应用转移扩散原理进行铝杂质扩散掺 杂。

发明人在实现现有技术时发现：在利用上述方法进行一定次数的铝杂质 扩散掺杂工艺后，多晶硅源管内铝杂质含量明显减少，在继续进行铝杂质扩 散掺杂时，铝杂质蒸气压降低，存在半导体芯片进行铝杂质扩散掺杂的浓度 偏低的隐患，为了避免这种隐患，现有技术中在经过几次芯片掺杂后，需对 多晶硅源管进行铝杂质饱和，这使得铝杂质扩散掺杂工艺较为繁琐。

另外，由于在每对一炉芯片进行铝杂质扩散掺杂之后，多硅源管内的铝 杂质蒸气压降低，由于正式芯片扩散下一炉是根据上一炉时间按转移扩散公 式计算的，多次掺杂后存在源管杂质含量不够使正式芯片浓度偏低的隐患， 继续利用该扩散掺杂时间进行后续的正式芯片的铝杂质扩散掺杂时，将导致 每炉芯片的铝掺杂浓度之间差别加大，严重偏离最佳值；当然为了解决这个 问题，可以在加工一炉正式芯片后，在掺杂一定次数后即进行源管饱和又会 造成扩散掺杂工艺繁琐。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件制造过程中的铝杂质 扩散掺杂方法，该方法能够保证扩散管内的铝杂质蒸汽压稳定，使得每炉芯 片的铝杂质扩散掺杂浓度稳定，并且不增加加工过程的复杂性。

为实现上述目的，本发明提供一种半导体器件制造过程中的铝杂质扩散 掺杂方法，包括：

在真空扩散炉中，以第一陶瓷舟中的高纯铝源对扩散管内壁和置于所述 扩散管内部的硅舟进行饱和扩散掺杂；

在扩散管内部放入盛有高纯铝源的第二陶瓷舟；以所述第二陶瓷舟中的 高纯铝源、饱和扩散掺杂后的扩散管内壁和硅舟对置于所述硅舟上的试验芯 片进行第一时间长度的扩散掺杂；

测量所述试验芯片的薄层电阻，根据经验公式计算对正式芯片进行扩散 掺杂所需的第二时间长度；

在扩散管内部放入盛有高纯铝源的第二陶瓷舟；以所述第二陶瓷舟中的 高纯铝源、饱和扩散掺杂后的扩散管内壁和硅舟对置于所述硅舟上的正式芯 片进行第二时间长度的扩散掺杂。

优选地，在对试验芯片进行扩散掺杂时，所述试验芯片插入所述硅舟中 部，在所述硅舟上插入试验芯片的两侧还插入挡片。

优选地，在对正式芯片进行扩散掺杂时，所述正式芯片插入所述硅舟中 部，在所述硅舟上插入正式芯片的两侧还插入挡片。

优选地，所述根据经验公式计算对正式芯片进行扩散掺杂的第二时间长 度具体实现为：

将测量得到的试验芯片表面浓度的薄层电阻率值与正式芯片所需表面浓 度的薄层电阻率目标值之间的商的平方，乘以对试验芯片进行扩散掺杂的第 一时间长度，得到的积作为第二时间长度。

优选地，所述对扩散管内壁和置于所述扩散管内部的硅舟进行饱和扩散 掺杂过程的温度为1060摄氏度，持续时间为30小时。

优选地，所述对试验芯片进行扩散掺杂过程的温度为1060摄氏度。

优选地，所述对正式芯片进行扩散掺杂过程的温度为1060摄氏度。

优选地，所述扩散管为石英管、碳化硅管或多晶硅管。

优选地，所述高纯铝源的纯度大于或等于99.9999％。

通过本发明实施例，在本次铝杂质掺杂过程中都加入了适量的高纯铝源， 从而保证每次工艺中的铝杂质蒸气压处于饱和状态，所以无需对扩散管进行 多次重复的长时间饱和，提高了生产效率。