[发明专利]Turbo 分量译码方法、分量译码器、支路计算器及Turbo 译码器

说明书

技术领域

本发明涉及一种用于移动通信系统中turbo码的译码方法，特别涉及到第三代移动通信长期演进系统(简称3G LTE)中Turbo码的并行译码方法。

背景技术

Turbo码是近年来通信系统纠错编码领域的重大突破，他以其接近shannon限的优越性能博得众多学者的青睐。Turbo码的最大特点在于它通过在编译码器中交织器和解交织器的使用，有效地实现了随机性编译码的思想，通过短码的有效结合实现长码，达到了接近shannon理论极限的性能。在第三代移动通信系统中，Turbo码在各种标准中被普遍作为高速数据业务的信道编码方式，在3GLTE(长期演进)系统中依然采用Turbo码作为数据业务的信道编码。Turbo编码器采用3GPP的编码方案，由约束长度为4，码率为1/2的RSC编码器通过一个交织器并行级联而成(如图1)，为提高性能对2个译码器分别附加3个尾比特使译码器的最终状态为全0，在turbo编码器中交织器的作用是将信息序列中的比特顺序重置。Turbo译码器由两个SISO(soft in soft out，软输入软输出)分量译码器、硬判决器、交织器和解交织器构成(如图2)。译码过程分别为两个分量译码器之间相互迭代的译码过程，最后通过硬判决得到译码输出。译码器采用反馈迭代结构，每级译码模块除了交织器，解交织器外主要包括两个级联的分量译码器；一个分量译码器的输出的外信息经过处理成为先验信息输入另一个分量译码器，形成迭代译码，在迭代一定次数后硬判决输出。Turbo码译码是一个复杂的过程，因为除了算法本身复杂外，还有两个主要的原因，一个是递推计算过程中前向、后向度量不断增大给信号处理器带来的麻烦，即经常说的溢出；另一个是大存储量要求。

由于LTE系统的传输速率比较高，那么对于接收机就需要一个高速的Turbo译码器。高速Turbo译码器通常采用并行Turbo译码方式，即将SISO分量译码器设计成多个并行的译码单元，即将长度为K的码块分成M个子块并行译码，分量译码器的并行结构如图3所示，将存储器分成M个子存储器，在并行译码过程中，M个译码器输出的M个结果同时进行交织或解交织后分别存入M个子存储器中。中国发明专利申请200910190922.2提供了一种并行Turbo码内交织方法，在同一时刻i先计算M个译码数据的地址偏移量∏′(i)，再计算地址索引q_∏(i+tW)，实现同一时刻对M个译码结果交织寻址的处理。其具体算法为：在i＝0时刻，初始化，获得∏′(0)和q_∏(0)，并从t＝1到M-1递推计算q_∏(tW)；从i＝1到i＝W-1时刻，递推计算∏′(i)和q_∏(i+tW)，t＝1，…，M-1；利用计算出来的第0个子存储器的索引q_∏(i)来进行递推计算得到第t个子存储器的索引q_∏(i+tW)，t＝1，…，M-1，根据q_∏(i+tW)和∏′(i)就可以实现M路数据同时进行并行交织或解交织。基于并行Turbo码内交织方法的并行Turbo译码器结构如图3所示，每个并行分支包括两个SISO分量译码器，每个SISO分量译码器具体如图4所示，在计算出前向分支度量Alpha后顺序存储在中间存储器(Alpha缓存器)中，在计算后向分支度量Beta的同时顺序读出Alpha，然后计算出每一个译码比特的LLR(对数似然比)，并存入LLR缓存器中。本方法每个并行分支内部的一个SISO计算的LLR在经过交织/解交织后作为另一个SISO的先验信息，每个并行支路都需要一个Alpha缓存器和一个LLR缓存器，硬件开销较大。

发明内容

本发明所解决的问题是提供一种节省硬件开销的Turbo译码分量译码方法、装置及Turbo译码器，在不损失性能和时间的情况下，实现高速turbo码并行译码的同时，节省硬件开销。

为解决以上问题，本发明提出一种Turbo译码分量译码方法：计算前向分支度量Alpha，并交织存储于Alpha缓存器中；计算后向分支度量Beta，同时解交织读取Alpha，计算对数似然比LLR，将计算出来的LLR原位存储于Alpha缓存器中，在输出时顺序输出；所述LLR原位储存为将LLR存储于读取Alpha的地址中。