[发明专利]沟槽MOS晶体管的结构及其制备方法有效

专利信息
申请号: 200910201959.0 申请日: 2009-12-18
公开(公告)号: CN102103998A 公开(公告)日: 2011-06-22
发明(设计)人: 金勤海;陈正嵘;缪进征 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/78
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 张骥
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟槽 mos 晶体管 结构 及其 制备 方法
【说明书】:

技术领域

发明涉及一种沟槽MOS晶体管的制备方法。本发明还涉及一种沟槽MOS晶体管结构。

背景技术

沟槽型MOS晶体管即为栅极制备在沟槽中的一种MOS晶体管类型,通常耐击穿电压在20V以上。图1所示为一种传统的沟槽型MOS晶体管的结构示意图,在该种沟槽型MOS晶体管中,场强最大的地方为沟槽侧壁和体区形成的拐角处,因此该处限制器件耐压提高的关键点。

发明内容

本发明所要解决的技术问题是提供一种沟槽MOS晶体管的制备方法,它可以在与传统结构通态电阻相同的情况下提高器件的耐压。

为解决上述技术问题,本发明沟槽MOS晶体管的制备方法,为在沟槽MOS晶体管的沟槽形成后,包括对所述沟槽进行离子注入在沟槽底部形成导电类型与体区相同的阱的步骤和在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层的步骤,所述注入层用于利用后续形成的接触孔将所述沟槽底部的阱与源极进行电连接。

本发明的沟槽MOS晶体管结构,该沟槽MOS晶体管的沟槽栅底部有导电类型与体区相同的阱,并且该阱与源极电连接。

本发明的制备方法,通过在沟槽栅极底部形成深阱,并在部分沟槽内壁和底部形成低电阻,将沟槽底部深阱通过接触孔连出后与源端短接,从而在器件截止时使体区下方外延层耗尽宽度大大提高,进而屏蔽沟槽側壁薄弱的拐角,使器件的击穿电压得到提高。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明:

图1为传统的沟槽MOS晶体管的结构示意图;

图2为采用本发明的方法制备的沟槽MOS晶体管的版图俯视图实例;

图3为图2的截面结构示意图;

图4为实施本发明的制备方法中沟槽刻蚀后的结构示意图;

图5为实施本发明的制备方法中沟槽底部注入后的结构示意图;

图6为实施本发明的制备方法中沟槽侧壁表面和硅表面注入后的结构示意图;

图7为实施本发明的制备方法中栅极形成后的结构示意图;

图8为实施本发明的制备方法中体区离子注入的示意图;

图9为实施本发明的制备方法中源区离子注入的示意图;

图10为实施本发明的制备方法中接触孔刻蚀后的结构示意图;

图11为实施本发明的制备方法中接触孔底部注入区后的示意图;

图12为采用本发明的制备方法所制备的沟槽MOS晶体管的结构示意图;

上述图中,a为沿图2中AA’面结构示意图,b为沿图2中BB’面结构示意图。

具体实施方式

本发明的沟槽MOS晶体管的制备方法,最终形成如图3所示的沟槽MOS晶体管结构。图2为采用本发明的制备方法制备沟槽NMOS晶体管的版图俯视图,以沟槽NMOS晶体管为例进行说明,本发明的方法集成在传统的沟槽MOS晶体管工艺中,在具体为:

(1)在有硬阻挡层的保护下,刻蚀衬底形成沟槽,接着对沟槽底部进行离子注入,所注入的离子导电类型与体区相同,在沟槽底部形成阱(见图5)。注入之后最好再进行退火处理以推进阱的深度。注入的离子剂量范围为:1012~1015原子/cm2,注入能量为:10~2000KeV。退火处理的温度为:400~1200℃,处理时间为:10秒~10小时。

(2)而后采用离子注入工艺,在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层(见图6),用于利用后续形成的接触孔将所述沟槽底部的阱与源极进行电连接。在部分沟槽内壁表面和硅表面形成注入层的工艺中,所注入离子束与垂直轴的夹角为:1~80度,注入离子剂量大于1014原子/cm2,注入能量为1~100kev。

(3)生长牺牲氧化层,而后去除牺牲氧化层,接着为栅氧生长、多晶硅淀积和多晶硅回刻形成完整栅极(见图7)。这些工艺与先用工艺一致。

(4)体区和源区的形成(见图8和图9)。

(5)层间膜淀积,刻蚀层间膜形成接触孔(见图10)。

(6)离子注入,在接触孔底部形成高浓度的接触区,以形成欧姆接触区(见图11)。

(7)接下来为接触孔填充和金属淀积,刻蚀,最终形成如图12所示的结构。

本发明的沟槽的离子注入步骤,也牺牲氧化层生长之后,去除之前进行。

上述介绍中,步骤3至步骤7均为现有常用的标准工艺。本发明通过在沟槽底部形成深阱,并在沟槽侧壁形成欧姆接触通过接触口连出后与源端短接,从而使深阱外延中的耗尽区能够产生夹断,提高器件的耐压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910201959.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top