[发明专利]用于实现可变数据个数的FFT/IFFT处理器的基4模块

权利要求书

1.一种用于实现可变数据个数的FFT/IFFT处理器的基4模块，其特征在于，包括：

寄存器A、寄存器B和寄存器C，三个寄存器的容量大小均为N/4，N为大于1的整数，用于分别存储不同时期的三块数据；当一个数据个数为N的数据块从外部输入时，该数据块被分成四块，所述三个寄存器依次分别存储第一块数据，第二块数据，第三块数据；第四块数据依次输入到基4运算单元的输入端；在基4运算单元完成运算后，三个寄存器依次分别存储第二块数据，第三块数据，第四块数据；

基4运算单元，其输入端输入的数据分别来自寄存器A，寄存器B，寄存器C和外部输入的第四块数据，用于进行基4运算；当基4运算完成之后，第一个数据直接输出进行乘法运算，其他三个数据依次分别转存到寄存器A，寄存器B和寄存器C；

第一MUX选择器，其输入端输入的数据来自外部输入的第一块数据和基4运算单元输出的第二块数据，其输出端与寄存器A连接，用于对数据流进行选择控制；

第二MUX选择器，其输入端输入的数据来自外部输入的第二块数据和基4运算单元输出的第三块数据，其输出端与寄存器B连接，用于对数据流进行选择控制；

第三MUX选择器，其输入端输入的数据来自外部输入的第三块数据和基4运算单元输出的第四块数据，其输出端与寄存器C连接，用于对数据流进行选择控制；

第四MUX选择器，其输入端输入的数据来自寄存器A，寄存器B，寄存器C输出的数据及基4运算单元输出的数据，用于对数据流进行选择控制；

选择与控制模块，用于控制整个过程的数据流向和运算过程，保证整个电路正常工作。

2.如权利要求1所述的基4模块，其特征在于，还包括：

旋转因子模块，用于产生乘法运算所需的旋转因子；

乘法模块，将经第四MUX选择器输出的基4运算单元的运算结果与所述旋转因子进行乘法运算。

3.如权利要求1所述的基4模块，其特征在于：所述基4模块的时钟应为外部输入数据的时钟的2倍。

4.如权利要求1所述的基4模块，其特征在于：所述N为4096个数据，分成四块，第一块为第1～1024个数据；第二块为第1025～2048个数据；第三块为第2049～3072个数据；第四块为第3073～4096个数据；

当第一块数据到来时，被送往寄存器A暂存，当第二块数据到来时，被送往寄存器B暂存，当第三块数据到来时，被送往寄存器C暂存，当第四块数据的第一个数据到来时，直接送往基4运算单元；同时，从寄存器A取出第一块数据的第一个数据，从寄存器B取出第二块数据的第一个数据，从寄存器C取出第三块数据的第一个数据，一起送往基4运算单元，进行基4运算；

运算完成后产生的4个输出数据，第1个基4运算单元的输出数据直接输出到乘法模块，进行乘法运算，第2个基4运算单元的输出数据写回到寄存器A，保存在原来第1个数据的位置，第3个基4运算单元的输出数据写回到寄存器B，保存在原来第1025个数据的位置，第4个基4运算单元的输出数据写回到寄存器C，保存在原来第2049个数据的位置；

然后再接受第四块数据第二个数据，直接送往基4运算单元，同时，从寄存器A取出第一块数据的第二个数据，从寄存器B取出第二块数据的第二个数据，从寄存器C取出第三块数据的第二个数据，一起送往基4运算单元，进行基4运算；

运算完成后产生的4个输出数据；第1个基4运算单元的输出数据直接输出到乘法模块，进行乘法运算；第2个基4运算单元的输出数据写回到寄存器A，保存在原来第2个数据的位置；第3个基4运算单元的输出数据写回到寄存器B，保存在原来第1026个数据的位置；第4个基4运算单元的输出数据写回到寄存器C，保存在原来第2050个数据的位置；

然后，再接受第四块数据的第三个数据，……直至第四块数据的最后一个数据处理完毕；

与此同时，第一块数据，第二块数据和第三块数据也已经处理完毕，经过基4运算单元处理后的数据中，第一块已被基4运算单元处理的数据已经输出到乘法模块进行乘法运算，第二块已被基4运算单元处理的数据暂存在寄存器A，第三块已被基4运算单元处理的数据暂存在寄存器B，第四块已被基4运算单元处理的数据暂存在寄存器C；在输出完第一块已被基4运算单元处理的数据后，开始依次输出暂存在寄存器A中第二块已被基4运算单元处理的数据，同时接受外面的输入数据，把外面输入数据的第一块数据保存在寄存器A；输出完暂存在寄存器A的已被基4运算单元处理的最后一个数据后，开始依次输出暂存在寄存器B中第三块已被基4运算单元处理的数据，同时接受外面的输入数据，把外面输入数据的第二块数据保存在寄存器B；输出完暂存在寄存器B的已被基4运算单元处理的最后一个数据后，开始依次输出暂存在寄存器C中第四块已被基4运算单元处理的数据，同时接受外面的输入数据，把外面输入数据的第三块数据保存在寄存器C。