[发明专利]用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法

说明书

技术领域

本发明属于半导体集成电路制造领域，尤其涉及一种用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法。

背景技术

在常规的CMOS(互补金属氧化物半导体)工艺中，自对准接触孔通常会采用氮化硅作为多晶硅上的帽层。在接触孔的刻蚀工艺中，通过刻蚀对PMD层(金属前介电质层)和氮化硅的刻蚀选择比控制，实现自对准工艺。但是由于氮化硅具有非常强的杂质阻挡能力，使这种工艺方法不利于实现自对准的双栅工艺(Self-Align Dual Poly Process：即通过源漏的注入实现自对准的多晶硅掺杂)。

发明内容

本发明要解决的技术问题是提供一种用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法，采用该方法在源漏注入的同时就可以实现自对准的多晶硅掺杂，从而有利于实现自对准的双栅工艺。

为解决上述技术问题，本发明提供一种用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的方法，包括如下步骤：

第一步，在硅衬底上淀积栅氧化层，在该栅氧化层上淀积多晶硅层；

第二步，在多晶硅层上淀积无掺杂氧化硅帽层；

第三步，多晶硅光刻和刻蚀，形成多晶硅电极；

第四步，LDD注入；

第五步，制备多晶硅的侧墙；

第六步，源漏注入及快速热退火；

第七步，在全硅片上制备磷硅玻璃PMD层；

第八步，自对准接触孔刻蚀。

和现有技术相比，本发明具有以下有益效果：本发明采用无掺杂氧化硅作为多晶硅帽层，PMD层选用磷硅玻璃(PSG)，在自对照接触孔刻蚀中，通过刻蚀对磷硅玻璃和无掺杂氧化硅的高刻蚀选择比控制，实现自对准工艺。另一方面，由于氧化硅杂质阻挡能力较弱，在源漏注入的同时就可以实现自对准的多晶硅掺杂，从而实现自对准的双栅工艺。

附图说明

图1是本发明第一步完成后器件的截面图；

图2是本发明第二步完成后器件的截面图；

图3是本发明第三步完成后器件的截面图；

图4是本发明第四步完成后器件的截面图；

图5是本发明第五步完成后器件的截面图；

图6是本发明第六步完成后器件的截面图；

图7是本发明第七步完成后器件的截面图；

图8是本发明第八步完成后器件的截面图。

其中，1为硅衬底，2为栅氧化层，3为多晶硅层，4为无掺杂氧化硅(USG)帽层，5为LDD注入轮廓，6为无掺杂氧化硅(USG)侧墙，7为源漏注入轮廓，8为磷硅玻璃(PSG)PMD层，9为自对准接触孔，h代表侧墙刻蚀之后多晶硅顶部无掺杂氧化硅帽层4的厚度。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明提供了一种采用无掺杂氧化硅作为多晶硅帽层制作自对准接触孔的工艺方法。PMD层选用磷硅玻璃(PSG)，在接触孔刻蚀中，通过刻蚀对磷硅玻璃和无掺杂氧化硅的高刻蚀选择比控制，实现自对准工艺。另一方面，由于氧化硅杂质阻挡能力较弱，在源漏注入的同时就可以实现自对准的多晶硅掺杂，从而实现自对准的双栅工艺。

本发明主要的工艺流程包括如下步骤：

第一步，多晶硅淀积。如图1所示，按常规工艺，首先在硅衬底1上沉积栅氧化层2(采用高温热氧化工艺，温度一般为800-1000摄氏度，栅氧化层2的厚度为30-200埃)，然后在栅氧化层2上淀积多晶硅层3(采用常规的化学汽相淀积工艺，温度为600-800摄氏度，多晶硅层3的厚度为1000-2500埃)。

第二步，无掺杂氧化硅层淀积。如图2所示，在多晶硅层3上淀积无掺杂氧化硅帽层4，这步工艺采用常规的化学汽相淀积工艺，温度为600-800摄氏度，厚度为200-600埃。

第三步，多晶硅光刻和刻蚀，形成多晶硅电极。如图3所示，这步采用常规的工艺方法，先采用光刻定义多晶硅的图形，然后用干法刻蚀形成多晶硅电极的物理形貌，刻蚀至硅衬底1与栅氧化层2的界面。

第四步，LDD(Light Doped Drain，轻掺杂的源漏区)注入。如图4所示，这步首先采用光刻定义LDD的图形，然后用离子注入工艺将杂质离子注入到硅衬底1对应的LDD注入轮廓5区域。

第五步，器件(多晶硅)侧墙制备。如图5所示，采用常规的化学汽相淀积工艺制备无掺杂氧化硅，温度为600-800摄氏度，厚度为400-800埃，然后采用干法刻蚀，形成无掺杂氧化硅侧墙6。这步刻蚀完成后，多晶硅层3顶部的无掺杂氧化硅帽层4的厚度为100-500埃。