[发明专利]一种多晶硅层间介质刻蚀方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种多晶硅层间介质刻蚀方法。

背景技术

目前，闪存作为一种主要的非易挥发性(NV，Non-Volatile)存储器件，其在智能卡、为控制器等领域有广泛的应用，相比另一种非挥发性存储器件电可擦除只读存储器(EEPROM，Electrically Erasable Programmable Read Only Memory)，闪存具有明显的面积上的优势，但是，(最小尺寸)0.22微米的闪存长期存在外围电路区的高压器件栅氧化层的电性厚度失效问题，失效率在百分之三十左右，分析发现栅氧化层电性厚度与氧化层-氮化层-氧化层(ONO)干法刻蚀后前层氧化层厚度相关。

非挥发性存储器件的闪存包括存储单元区和外围电路区等组成部分，在闪存的制造过程中，一般会在存储单元区和外围电路区同时生长器件层，然后根据不同功能的需要通过光刻和刻蚀等步骤形成存储单元区和外围电路区的不同结构。存储单元区主要包括栅氧化层、浮栅、ONO多晶硅层间介质和控制栅。外围电路区主要有高压器件栅氧化层和高压器件控制栅等。现有技术闪存中制造外围电路区过程中多晶硅层间介质刻蚀的具体工艺步骤如图1所示，图2a至2e为现有技术闪存多晶硅层间介质刻蚀流程中外围电路区剖面示意图：

步骤11、在晶圆101的前层氧化层102上沉积第一多晶硅层103，在存储单元区和外围电路区得到如图2a所示结构，其中右边部分表示外围电路区，左边部分表示存储单元区；

本步骤中，沉积第一多晶硅层103是用炉管生长实现的；

步骤12、对第一多晶硅层103进行光刻和干法刻蚀，去掉外围电路区的第一多晶硅层103，露出前层氧化层102，在存储单元区形成浮栅，得到如图2b所示结构；

本步骤中的光刻和干法刻蚀是指，先在第一多晶硅层103表面涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，然后对第一多晶硅层103表面没有被光刻胶图案覆盖的部分进行干法刻蚀，最后清洗残留在第一多晶硅层103表面的光刻胶；

本步骤中，干法刻蚀是用等离子气体刻蚀。。

步骤13、晶圆101的器件面沉积多晶硅层间介质(IPD，Inter-poly Dielectric)，组成为氧化层-氮化层-氧化层(ONO)；

本步骤中，如图2c所示，IPD的具体结构是由底部厚度为40埃的下氧化层104，中间厚度为100埃的氮化层105和顶部厚度为40埃的上氧化层106组成。

步骤14、晶圆101的器件面光刻后干法刻蚀外围电路区IPD；

本步骤中的光刻是指，先在晶圆101器件面涂抹一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化；

本步骤中，如图2d所示，干法刻蚀外围电路区IPD是去除没有被光刻胶图案覆盖的部分进行干法刻蚀，通过干法刻蚀完全去除上氧化层106和氮化层105，并控制此干法刻蚀在下氧化层104停止；

本步骤中，干法刻蚀所用的气体是三氟甲烷(CHF3)、氩气(Ar)和氧气(O₂)。

步骤15、湿法刻蚀去除外围电路区残留的下氧化层104和部分前层氧化层102，得到如图2e所示结构；

本步骤中，湿法刻蚀是利用步骤14中光刻和干法刻蚀后留下的光刻窗口作为掩膜，光刻窗口是指上一步骤14中光刻留下的光刻胶；

本步骤中，湿法刻蚀是用低浓度缓冲层氧化物刻蚀方法，且得到前层氧化层的厚度应控制在10埃；

本步骤中，在湿法刻蚀去除外围电路区残留的下氧化层104和部分前层氧化层102后还要清洗残留在IPD表面的光刻胶。

步骤16、晶圆101的器件面生长高压器件栅氧化层；

本步骤中，生长高压器件栅氧化层是用炉管生长。

步骤17、晶圆101的器件面沉积第二多晶硅层；

本步骤中，第二多晶硅层在存储单元区形成控制栅，在外围电路区形成高压器件控制栅；

本步骤中，沉积第二多晶硅层是用炉管生长实现。