[发明专利]二阶重排多项式交织器地址产生装置与方法

说明书

技术领域

本发明涉及移动系统中使用的交织器。特别是涉及一种二阶重排多项式(quadratic permutation polynomial，QPP)交织器(interleaver)地址产生(address generation)装置与方法。

背景技术

近年来，移动通讯(3GPP LTE)系统大多以QPP交织器(Interleaver)来取代3G移动通讯系统中实体层涡轮码(Turbo code)的交织器，藉以大幅改善译码器的译码速度。QPP交织器除了具有存储器无竞争(Contention Free)的优点外，在硬件的复杂度及译码性能上皆有不错的表现。QPP交织器使得涡轮解码里轻易地避免在最大事后机率(Maximum A Posterior Probability，MAP)算法算出最大事后机率之后，存储器写入碰撞的问题，同时，利用多个移动窗口(Sliding Window)来实现平行运算(Parallelism)以加快译码器的运算速度。

常见的涡轮码交织器设计大多将计算出的交织器地址事先储存在一存储器或一地址表格(address table)中，例如图1A与图1B的串行与平行架构。图1A的串行架构中，当一滑动窗口(sliding window)110输出一笔外来信息(extrinsic information)110a后，需要交织器地址时，就读出一地址表格120里一相对应的交织器地址，当作外来信息110a要被填入存储器130的地址。

图1B的平行架构中，当一组滑动窗口平行输出多笔外来信息后，需要交织器地址时，就读出一地址表格121里多个相对应的交织器地址，并搭配一组数据多工器(data multiplxer)125的选择，当作此多笔外来信息要被填入多个存储器的相对应的地址。

以LTE涡轮码为例，其解码长度的范围可由40至6144位，也就是说每一码段(code segment)里的位数可由40至6144。对于188种译码长度的规格，此存储器需储存188组长度是40至6144位的间的交织器地址。这需要花费不少的存储器容量。

例如，美国专利号US6845482揭示了一种利用一个产生质数索引信息(index information)的组件以及如图2的五种查表(look-up table)来产生涡轮码交织器的存储器地址的技术。此存储器地址产生技术产生与W-CDMA标准兼容的涡轮码的交错地址(interleaved address)。对于W-CDMA标准可支持的所有可能的码段大小，表格210储存所有可以用到的质数，共有52个质数。表格220储存四种列间排列序列(inter-row permutation sequence)221-224。表格230储存52个跨列基本序列(intra-row base sequence)，表格230里每一质数P对应一跨列基本序列，此跨列基本序列的长度为P-1。表格240储存此52个跨列基本序列的起始地址(starting address)。表格250储存52个质数序列(prime number sequence)，每一质数序列的长度为20。

美国专利公开号US2008/0115034揭示了一种QPP交织器的范例，应用于涡轮码的编解码。图3中，此QPP交织器300包括一交织器存储器(interleaver memory)310、一地址产生器(address generator)320、以及一控制单元(control unit)330。控制单元330里的模数计数器(modulo-counter)331提供输入索引(input index)n给地址产生器320。地址产生器320的输出序列的第n个值∏(n)可以描述成下列型式：

∏(n)＝(f₁n+f₂n²)mod k，n＝0，1，...，k-1，

其中，∏(n)是第n个交织输出位置(interleaved output position)，f₁与f₂是QPP系数，k是输入序列的信息区块长度(information block length)，mod是模数运算。而计算出的∏(n)值则储存于交织器存储器310中，当需要时再从交织器存储器310串行读出。

发明内容

本发明的实施例可提供一种QPP交织器地址产生装置与方法。