[发明专利]二阶重排多项式交织器地址产生装置与方法

权利要求书

1.一种二阶重排多项式交织器地址产生装置，该装置包含：

一基础递归单元；以及

L个递归单元，表示为第一至第L递归单元，L≥2；

该装置根据一QPP函数∏(i)＝(f₁i+f₂i²)mod k，输入多个可配置参数，并藉由该基础递归单元依序产生出多个交织器地址，藉由该第一至第L递归单元平行产生出L组相对应的交织器地址，其中，该基础递归单元与该第j递归单元于每一次产生交织器地址时，也分别输出至该第一递归单元与该第.j+1递归单元，∏(i)是该装置产生的第i个交织器地址，f₁与f₂是QPP系数，k是一输入序列的信息区块长度，0≤i≤k-1，1≤j≤L-1，mod是模数运算。

2.如权利要求1所述的交织器地址产生装置，该地址产生装置藉由该第一至第L递归单元中第j递归单元，产生出一相对应的第j串行{∏(i+jM)}，j＝1，...，L，M＝k/L。

3.如权利要求2所述的交织器地址产生装置，其中该M等于2ⁿ，n为一正整数。

4.如权利要求1所述的交织器地址产生装置，其中该基础递归单元包括k1个多工、k2个寄存器、以及k3个2-输入-相加后取余数电路，并且根据k4个可配置基础参数，与藉由该k1个多工器、该k2个寄存器、以及该k3个2-输入-相加后取余数电路，依序产生出该多个交织器地址，k1、k2、k3、k4皆为正整数，且k2≥2，k3≥2，k4≥2。

5.如权利要求2所述的交织器地址产生装置，其中该第j递归单元包括n1个多工器、n2个寄存器、以及n3个2-输入-相加后取余数电路，并且根据一组可配置参数，藉由该n1个多工器、该n2个寄存器、以及该n3个2-输入-相加后取余数电路，产生出该相对应的第j串行{∏(i+jM)}，n1≥0，且n2≥1，n3≥2。

6.如权利要求3所述的交织器地址产生装置，其中该交织器地址∏(i)的最低有效n位是作为该输入序列的多笔数据填入所有存储器的地址，i＝0，1，...，k-1。

7.如权利要求3所述的交织器地址产生装置，其中该L个递归单元每一次迭代平行产生出的L个交织器地址的最高有效n位是提供给一数据矩阵多工器，来选取L个相对应的存储器。

8.如权利要求3所述的交织器地址产生装置，其中该基础递归根据一递归公式直接依序算出该交织器地址∏(i)，i＝0，1，...，k-1，而该L个递归单元根据另一递归公式平行产生出该L组相对应的交织器地址。

9.如权利要求1所述的交织器地址产生装置，该装置藉由该L个递归单元，来实现一种并列交织器地址产生器。

10.如权利要求1所述的交织器地址产生装置，该装置藉由该基础递归单元，来实现一种串行交织器地址产生器。

11.如权利要求1所述的交织器地址产生装置，该装置也是一种反交织器地址产生装置，其中该产生出的多个交织器地址是该反交织器地址产生装置用来读取一存储器的地址。

12.如权利要求4所述的交织器地址产生装置，其中k1等于3，k2等于2，k3等于2，k4等于3，并且该基础递归单元还搭配两个控制讯号来运作。

13.如权利要求4所述的交织器地址产生装置，该装置还包括L个2-输入-相加后取余数电路，且k1等于1，k2等于2，k3等于2，k4等于2。

14.如权利要求5所述的交织器地址产生装置，其中n1等于2，n2等于2，n3等于2，该组可配置参数包括三个可配置参数，并且该第j递归单元还搭配一个控制讯号来运作。

15.如权利要求4所述的交织器地址产生装置，该装置还包括L个2-输入-相加后取余数电路，且m1等于0，m2等于2，m3等于1，并且该组可配置参数包括一个可配置参数。