[发明专利]显示面板及其线路检查方法

说明书

技术领域

本发明关于一种线路检查方法，特别是一种显示面板及其线路检查方法。 

背景技术

随着窄框与轻量化的设计趋势兴起，目前显示面板大部份朝向外部零组件缩减与内部设计最佳化的方向着手，外部零组件缩减降低用料与生产成本，而内部设计最佳化提升了强健性与可靠度。通过无闸极区印刷电路板的设计(Gate PCB-less Design)将扫描驱动侧的印刷电路板与柔性印刷电路板(FlexiblePrinted Circuit，FPC)的线路转移至阵列背板线路(Wring on Array，WOA)，同时搭配闸极端软膜覆晶(Chip On Film，COF)或玻璃覆晶(Chip on Glass，COG)内频率的串联可使系统电路连接点减少，扩大边框使用空间与重量，并达到降低显示面板材料成本。 

然而在显示面板的制作过程中，若显示面板线路遭到刮伤，或者有非预期的微粒落在显示面板线路上，造成阵列背板线路中的各线路因短路而导通，就会造成显示面板显示异常。例如，掉落的微粒子使得阵列背板线路中的第奇数条横向的连接线与第偶数条横向的连接线导通，如此，将造成显示面板显示异常。 

公知作法上，通常要等到显示面板处于模块(module)阶段，也就是控制芯片都设置于显示面板上之后，利用测试线路区测试象素单元是否正常工作的时候，才可能发现导线之间是否短路，然而如果等到这时候才发现因为阵列背板线路短路而造成显示异常，则已经设置好的控制芯片就必须拆除甚或报废，造成材料的浪费以及成本增加。 

发明内容

鉴于以上的问题，本发明提供一种显示面板及其线路检查方法，通过延伸线路与测试线路的分组量测特性，于线路阵列阶段检测出阵列基板上的线路是否异常导通，借以节省显示面板的制造成本。

因此，本发明所揭露的显示面板，包含有：第一测试线路；第二测试线路，平行于第一测试线路；多组阵列背板线路；多组第一延伸线路，分别电性连接各个阵列背板线路的奇数条线路至第一测试线路；多组第二延伸线路，平行于各个第一延伸线路，分别电性连接各个阵列背板线路的偶数条线路至第二测试线路；及多组驱动线路，位于各组阵列背板线路之间，各个驱动线路中的奇数条线路通过各个第一延伸线路电性连接至第一测试线路，各个驱动线路中的偶数条线路通过各个第二延伸线路电性连接至第二测试线路。 

上述的显示面板，其中，该第一延伸线路与该第二延伸线路中具有一切割区域，以切断该阵列背板线路、该驱动线路与该第一延伸线路以及该第二延伸线路之间的电性连接。 

另外，本发明所揭露的显示面板，包含有：第一测试线路；第二测试线路，平行于第一测试线路；多组驱动线路，各个驱动线路中的奇数条线路电性连接至第一测试线路，各个驱动线路中的偶数条线路电性连接至第二测试线路；多组阵列背板线路，位于各组驱动线路之间；多组第一延伸线路，分别电性连接各个驱动线路的奇数条线路至第一测试线路；多组第二延伸线路，平行于各个第一延伸线路，分别电性连接各个驱动线路的偶数条线路至第二测试线路；多组第三延伸线路，平行于各个第二延伸线路；多组第四延伸线路，平行于各个第三延伸线路；第三测试线路；平行于第二测试线路，各个阵列背板线路中的奇数条线路通过各个第三延伸线路电性连接至第三测试线路；第四测试线路，平行于第三测试线路，各个阵列背板线路中的偶数条线路通过各个第四延伸线路电性连接至第四测试线路。 

上述的显示面板，其中，该第一延伸线路与该第二延伸线路中具有一切割区域，以切断该阵列背板线路、该驱动线路与该第一延伸线路以及该第二延伸线路之间的电性连接。 

另外，本发明所揭露的显示面板的线路检查方法，包含有下列步骤：提供相互平行的第一测试线路与第二测试线路；设置多组阵列背板线路以及位于各个阵列背板线路之间的多组驱动线路；提供多组第一延伸线路，以分别电性连接各个阵列背板线路中的奇数条线路至第一测试线路；提供多组第二延伸线路，以分别电性连接阵列背板线路中的偶数条线路至第二测试线路；量测第一测试线路与第二测试线路之间的电性连接状态，以检查各个阵列背板线路是否短路；及切割第一测试线路、第二测试线路与各个第一延伸线路、各个第二延伸线路之间的线路，以切断阵列背板线路与第一测试线路、第二测试线路之间的电性连接。 

上述的显示面板的线路检查方法，其中，该第一延伸线路还分别电性连接该驱动线路的奇数条线路至该第一测试线路。 

上述的显示面板的线路检查方法，其中，该第二延伸线路还分别电性连接该驱动线路的偶数条线路至该第二测试线路。