[发明专利]基于多FPGA并行处理的海底三维声纳图像成像系统

权利要求书

1.一种基于多FPGA并行处理的海底三维声纳图像成像系统，其特征在于该系统采用主从分布式结构，由48个子信号处理机(410)、1个主信号处理机(420)和1个数据传输处理器(430)三部分组成；

所述的子信号处理机(410)与主信号处理机(420)通过串行数据总线进行数据交互；

所述的数据传输处理器(430)与主信号处理机(420)通过串行数据总线进行数据交互。

2.如权利要求1所述的海底三维声纳图像成像系统，其特征在于：所述的数据传输处理器(430)采用嵌入式处理器。

3.如权利要求1所述的海底三维声纳图像成像系统，其特征在于：所述的数据传输处理器(430)包括命令参数发送模块(510)、数据接收模块(520)、互连网络控制器(530)、和存储控制器(540)；

所述的命令参数发送模块(510)用于数据参数的发送，所述的数据参数包括系统运行工作命令、停止工作命令与时间可变增益；

所述的数据接收模块(520)用于接收主信号处理机(420)处理的结果数据；

存储控制器(540)用于缓存主信号控制器传来的结果数据；

互连网络控制器(530)用于将结果数据上传到干端的PC机并对最后结果进行后处理与显示。

4.如权利要求1所述的海底三维声纳图像成像系统，其特征在于：所述的主信号处理机(420)包含有4片FPGA芯片。

5.如权利要求1所述的海底三维声纳图像成像系统，其特征在于：所述的子信号处理机(410)每个均包含有1片FPGA芯片和48路模数转换器，所述的模数转换器对声纳回波信号进行同步数据采集。

6.如权利要求5所述的海底三维声纳图像成像系统，其特征在于：所述的子信号处理机(410)每个均采用并行处理技术。

7.如权利要求4或5所述的海底三维声纳图像成像系统，其特征在于：所述的FPGA芯片内部设有大量的DSP单元和Ram单元，DSP单元用于并行数据运算，Ram单元用于并行数据存储。

8.如权利要求7所述的海底三维声纳图像成像系统，其特征在于：所述的FPGA内部的DSP单元的乘法器为Xilinx的V-4系列的DSP48单元或V-5系列的DSP48E单元。