[发明专利]用于集成电路设计的多核并行最小代价流方法及装置

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种应用于集成电路设计自动化中的多核并行最小代价流求解方法及装置。

技术背景

随着CMOS集成电路工艺的缩小，现在超大规模集成电路(VLSI)设计自动化软件为了处理包含数十亿晶体管的设计，占用越来越多的计算资源。与此同时，由于功耗和散热的限制，处理器的频率上升趋于停滞，取而代之的是多核处理器。在目前的商用市场上，多核处理器已经成为一种主流产品(1)-(2)。在集成电路设计自动化领域，怎样借助多核计算机系统来提升集成电路设计性能和效率也成为了目前国际研究的热点(3)-(6)。

目前可以应用于集成电路设计自动化领域的并行技术包括：

1.自动并行方法(7)。自动并行方法是一种编译方法，它从串行程序中提取可并行部分进行并行化，但由于传统串行程序与并行程序的编制思想不同，传统串行程序的可并行化程度并不高，自动并行方法取得的效果并不好。

2.基于消息传递的并行方法(8)。基于消息传递的方法显式实现了一种通过消息传递进行同步的分布式内存多进程并行方法。这一方法易于理解，但是基于消息传递的编程模型抽象层次较低，过于接近物理平台。它类似于汇编语言，需要程序设计者思考底层的操作过程，程序设计过于繁琐。当计算平台改变时，往往需要重新设计程序。

3.多线程并行方法(9)。多线程并行方法通过共享内存的多个线程的并行执行来实现并行。线程之间的同步通过共享内存的加锁来实现。但是，对于多线程并行方法，粗粒度的加锁方法效率低下，而细粒度的加锁则易发生错误。更重要的是多线程并行的编程模型不便于程序设计者设计程序，难以保证程序设计的正确性。

4.基于事务内存模型的并行方法(10)。事务内存模型也是一种共享内存的并行方法。不同于多线程并行方法中通过加锁来访问共享内存，事务内存模型记录多线程并行执行时的一系列指令事务，每一个事务对应于一个数据状态的转换。当这些事务之间不存在冲突时，多个线程将较为理想地并行执行。当事务之间存在冲突时，仅仅只有一个事务有效，其他事务被取消。

5.基于非确定性事务模型的并行方法(11)。非确定性事务模型可以通过一种系统化的方法来进行算法设计，并证明算法的正确性。更重要的是，通过非确定性事务模型设计的算法在保证算法执行的正确性的前提下，允许以不确定的顺序执行算法中的指令，这意味着算法在没有冲突的情况下可以并行执行。基于非确定性事务模型的并行方法易于算法设计，同时也便于并行化，是一种较为理想的并行计算模型。

集成电路设计自动化中的很多实际问题都可以转化为最小代价流的问题，这些问题包括低功耗设计中的电压分配问题(13)、逻辑电路的尺寸调整问题(16)、时钟偏斜优化问题(14)、版图规划的面积最小化问题(12)以及布局中的线网长度最小化问题(17)等。最小代价流是集成电路设计自动化中的基本问题。对最小代价流问题求解的并行化，可以实现对一大类集成电路设计自动化问题地并行化。

目前国际上还没有应用于集成电路设计自动化中最小代价流的多核并行方法，无法借助多核并行技术来提升求解最小代价流问题的性能和效率。

参考文献

(1)J.F.et al.Design ofthe Power6microprocessor.In ISSCC，2007.

(2)U.G.et al.An 8-core 64-thread 64b power-efficient SPARC SoC.In ISSCC，2007.

(3)B.Catanzaro，K.Keutzer，and B.Y.Su.Parallelizing CAD：A timely research agenda for EDA.In DAC，2008.

(4)W.Dongg，P.Li，and X.Ye.Wavepipe：Parallel transient simulation of analog and digital circuitson multi-core shared-memory machines.In DAC，2008.

(5)T.Mattson and M.Wrinn.Parallel programming：Can we please get it right this time？In DAC，2008.