[发明专利]光刻方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及光刻方法。

背景技术

半导体制造工艺中的缺陷是影响半导体器件的良率以及器件性能的一个主要因素。特别对于如今的半导体制造业，当器件尺寸减小到100nm以下时，对于光刻以及蚀刻工艺的要求尤为严格。例如，在光刻工艺中，线边缘粗糙度(LER，Line Edge Roughness)和线宽粗糙度(LWR，Line Width Roughness)就是工艺较为关注的重要指标。现有实验研究显示，当线边缘粗糙度和线宽粗糙度较高时，器件性能会随之恶化。例如，对于SRAM，若其栅极形成工艺中的光阻图形的线宽粗糙度高，会导致后续以所述光阻图形为掩模，蚀刻形成的栅极的侧壁的平整度很差。所述栅极侧壁的平整度差可能导致器件漏电、栅极局部电流击穿等情况。因此，减小线边缘粗糙度及线宽粗糙度对于提高器件性能具有较大作用。

现有减小线边缘粗糙度及线宽粗糙度的尝试，通常从优化光刻工艺方面入手。例如，申请号为200510067628.4的中国专利申请就提供了一种含有表面活性剂的处理溶液，当该处理溶液在显影过程中或之后用作冲洗液时，可减少显影后的缺陷，例如图案损坏或线宽粗糙度。而在显影后，为了进一步减小线宽粗糙度，通常还会对所形成的光阻图形进行修剪。然而在目前的工艺实践中发现，由于修剪工艺的不足，经过修剪的光阻图形，其线宽粗糙度反而会增加，从而不利于后续的蚀刻工艺。

发明内容

本发明解决的是现有技术显影后对光阻图形的修剪，使线宽粗糙度增加的问题。

为解决上述问题，本发明提供一种光刻方法，包括：

在显影后，使用干法蚀刻的方法修剪光阻图形，在所述干法蚀刻时采用偏置电压。

与现有技术相比，上述光刻方法具有以下优点：通过偏置电压，使得蚀刻气体离子与光阻图形进行蚀刻反应的位置更加精确，提高了修剪光阻图形的质量。从而通过修剪光阻图形，相应减小了后续蚀刻形成的半导体结构的线宽粗糙度。

附图说明

图1是本发明光刻方法的一种实施例流程图；

图2a至图2e是图1所示光刻方法实施例的示意图。

具体实施方式

通过对现有光阻图形修剪工艺的研究发现，现有光阻图形的修剪工艺通常采用干法蚀刻的方法，然而在干法蚀刻过程中，并未对于蚀刻反应的位置进行控制。换言之，在所述干法蚀刻过程中，光阻图形被置于蚀刻气体氛围中进行自由反应。由于蚀刻反应的位置不可控，因此光阻图形的表面可能在反应之后变得平整，也可能在反应之后变得更加粗糙。而若光阻图形的表面变得更加粗糙，也将影响后续蚀刻形成的半导体结构的粗糙度，例如，在形成栅极的过程中，光阻图形表面粗糙将使得形成的栅极的侧壁粗糙度较高。

基于此，本发明光刻方法的一种实施方式，在采用干法蚀刻对显影后的光阻图形进行修剪时，采用偏置电压。

上述实施方式通过采用偏置电压，对蚀刻气体与光阻图形的反应位置进行控制，使得蚀刻气体与光阻图形的粗糙处发生蚀刻反应，从而减小光阻图形的线宽粗糙度。

在现今的光刻方法中，为了减少光反射，通常在被蚀刻层上会先形成底层抗反射层(BARC，Bottom Anti Reflective Coating)，然后才在底层抗反射层上涂布光阻。而现有对于底层抗反射层的蚀刻过程也会采用偏置电压，有鉴于此，结合上述提及的对光阻图形的修剪采用偏置电压的方法。对于此类包含底层抗反射层的光刻方法，就可将对光阻图形的修剪和对底层抗反射层的蚀刻进行工艺整合，例如，在同一台蚀刻设备中进行，从而也可以提高工艺效率，节省一定的工艺成本。

例如参照图1所示，对于上述包含底层抗反射层的光刻方法，其实施步骤如下：步骤s1，采用干法蚀刻对显影后的光阻图形进行修剪，所述干法蚀刻采用偏置电压；步骤s2，采用干法蚀刻对底层抗反射层进行主蚀刻，所述干法蚀刻采用偏置电压；步骤s3，采用干法蚀刻对底层抗反射层进行过蚀刻，所述干法蚀刻采用偏置电压。

以下通过栅极制作过程中涉及的光刻过程的举例进一步说明。

图2a是栅极制作过程中显影后的结构图，其包括衬底10、衬底10上的栅极层20、栅极层20上的底层抗反射层30以及底层抗反射层30上的光阻图形40。图2b是图2a的俯视图。从图2b可以看到，显影后的光阻图形40的侧壁边缘比较粗糙。