[发明专利]绝缘源漏极MOS晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，且特别涉及一种绝缘源漏极MOS晶体管及其 制造方法。

背景技术

目前，由于根据半导体器件的高度集成而最小化的趋势使得晶体管的宽度 持续变窄。因此在晶体管内部会发生热载流子效应。相对于外部施加的电压而 言当沟道长度变得更短时，水平电场会高度集中于漏极区从而使漏极区的电学 特性退化并产生空穴，且这里，热载流子效应表明空穴朝向衬底移动。另一方 面，电子在栅极绝缘层膜或间隔件下方被截留，从而影响阀值电压。当高电场 施加到半导体衬底的沟道上时，热载流子效应变得更严重，这是因为尽管沟道 长度变得更短，但是对于特定的应用而言，电源电压相对恒定。特别是，作为 源极区和漏极区之间的输送路径的沟道长度越短，所发生的热载流子效应越严 重。

为了克服热载流子效应，大部分晶体管制造工艺采用LDD(轻掺杂漏极) 结构。该结构具有缓变结，在该处源极/漏极区内的离子注入密度在栅电极的 边缘低，在栅电极的中心高，由此降低了电场突变。

然而，由于半导体器件的高度集成使得沟道长度持续变得更短，因此具有 LDD结构的晶体管将导致短沟道效应。于是，LDD区内的掺杂剂将扩散到沟道， 且将高电场施加在漏极之间的沟道边缘，这将导致使晶体管性能退化的热载流 子效应。

此外，在晶体管的操作过程中，源极区和漏极区内的杂质横向扩散，且晶 体管容易遭受击穿效应，从而使得难以进行用于防止击穿效应的离子注入工艺。

随着微电子技术的发展，器件的特征尺寸进入深亚微米(＜0.1um)范围。此 时，传统的CMOS体硅技术制备的场效应晶体管，由于受到严重的短沟效应和 其它寄生效应的影响，在应用方面受到很大的限制。采用衬底硅片制备的(Silicon On Insulator)器件尤其是全耗尽SOI器件，可以很好的抑制短沟效应，获得较 小的闲值电压波动和接近理想的阀值斜率；同时，将器件制作在SOI上，可以 减少寄生的结电容，从而提高器件的速度。

在SOI电路中晶体管的行为取决于硅层的厚度，如果硅的厚度比沟道长度 还要小，就会在栅极氧化区附近产生一个耗尽区，在它下面还会产生一个中性 电荷区。离子化会在中性区中激发出自由电荷。但它下面的绝缘层会使这些自 由电荷不能流动，这样就使晶体管在一定程度上“漂浮”起来。

由于这种“浮体效应”(Floating Body Effect，FBE)的存在，就不能在这种 部分耗尽的SOI上制作现有的各种电路。为消除FBE效应，设计者就必须引进 一个额外的接地极，但这又要占用昂贵的电路空间。

发明内容

本发明提出一种绝缘源漏极MOS晶体管及其制造方法，其具有较高的源漏 极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应和浮体效应。

为了达到上述目的，本发明提出一种绝缘源漏极MOS晶体管，包括：

半导体衬底；

浅沟槽，位于所述半导体衬底上；

源极多晶硅和漏极多晶硅，分别位于所述浅沟槽内，两者之间具有沟道区；

栅极绝缘层，位于所述沟道区上；

栅极区域，位于所述栅极绝缘层上，

其中，所述浅沟槽的侧壁和底部具有垫氧化层，侧壁的垫氧化层顶部具有 接触窗，所述源极多晶硅和漏极多晶硅在接触窗处具有外延单晶硅层或者化学 气相沉积有多晶硅层。

进一步的，所述浅沟槽的深度为100埃～3000埃。

进一步的，所述栅极绝缘层的材料为硅的氧化物或其他可用作栅极绝缘层 的材料。

进一步的，所述栅极区域的材料为硅和金属硅化物、金属或者合金。

进一步的，所述浅沟槽内的源极多晶硅和漏极多晶硅的顶部距沟槽顶面20 埃～1000埃。

进一步的，所述垫氧化层的厚度为20埃～1000埃。

本发明还提出一种绝缘源漏极MOS晶体管的制造方法，包括下列步骤：

提供一半导体衬底，所述半导体衬底上沉积有绝缘层和牺牲层；

以牺牲层为掩模进行蚀刻，形成图案化的有源区；

去除牺牲层并在半导体衬底上形成浅沟槽；

在浅沟槽内形成垫氧化层；

在浅沟槽内沉积多晶硅层；

对浅沟槽内的多晶硅层进行化学机械研磨和回蚀刻，形成源极区域和漏极 区域；