[发明专利]低电源电压全差动轨对轨放大电路

说明书

技术领域

本发明涉及到一种集成电路技术领域的轨对轨放大电路，特别是一种基于恒定电流的低电源电压全差动轨对轨放大电路。

背景技术

随着CMOS工艺特征尺寸的进一步减小，集成电路电源电压也随之不断降低，对于集成放大电路而言，共模输入范围随之减小。因此共模输入范围可以达到电源电压的轨对轨放大电路便成为模拟集成电路设计的关键部分，同时为了进一步增加信号的动态范围，并减小电路系统功耗，低电源电压全差动轨对轨放大电路已经成为模拟集成电路设计的重点。

经对现有技术的文献检索发现，J.F.Duque-Carrillo等人在ElectronicsLetters(电子快报期刊)(2002年，9期，页码：396-397)上发表的(“Robustand universal constant-gm circuit techniques”)(鲁棒性的恒定跨导电路设计技术)，该文中提出轨对轨放大电路采用恒定跨导方式进行设计，该方法适用于双端输入单端输出的电路结构。其不足在于：该方法在轨对轨放大电路中使用时，运算放大器的电流不是恒定的，所以这样电路结构无法适用于全差动轨对轨放大电路。

发明内容

本发明针对上述现有技术的不足，提出了一种低电源电压全差动轨对轨放大电路。该电路采用一对PMOS(P型金属-氧化物-半导体场效应管)管和一对NMOS(N型金属-氧化物-半导体场效应管)管进行差动输入，同时采用一对附加PMOS管和一对附加NMOS管进行电流补偿，这样全差动轨对轨放大电路具有恒定的电流；采用电压平移电路，消除低电源电压下的输入共模范围的死区，实现低电源电压下的轨对轨输入。

本发明是通过以下技术方案实现的，本发明包括NMOS管MN1、MN2、MIN、MAN1、MAN2、MLN1-MLN7，PMOS管MP1、MP2、MIP、MAP1、MAP2、MLP1-MLP7，除了MLP2、MLP3，其他NMOS管和PMOS管的衬底端分别接低电源VSS和高电源VDD。对一定的CMOS工艺线而言，该发明中所有的NMOS管或PMOS管均具有相同的工艺参数。

其中：NMOS管MN1、MN2、MIN、MAN1、MAN2以及PMOS管MP1、MP2、MIP、MAP1、MAP2与电流累积电路构成了基于电流补偿的全差动轨对轨放大电路。MN1、MN2、MP1、MP2为差动输入MOS对管，MIN和MIP为恒流电流源；MP1、MN1的栅电极端接同相输入信号Vip，MP2、MN2的栅电极端接反相输入信号Vin；MN1和MN2的源端接MIN的漏端，MN1和MN2的漏端分别接MLN6和MLN7的漏端，并接入电流累积电路，Vo为双端输出电压信号；MP1和MP2的源端接MIP的漏端，MP1和MP2的漏端分别接MLP2和MLP3的漏端，并接入电流累积电路。MIN和MIP的栅电极端分别接偏置电压信号VN1和VP1，MAP1、MAP2和MAN1、MAN2分别构成了MP1、MP2和MN1、MN2的补偿对管；输入电压信号接近VSS时，输入对管MN1、MN2关断，此时对应的补偿对管MAN1、MAN2导通，使得恒流源MIN的电流流入电流累积电路中；输入电压信号接近VDD时，输入对管MP1、MP2关断，此时对应的补偿对管MAP1、MAP2导通，使得恒流源MIP的电流流入电流累积电路中；从而保证了电流累积电路部分电流和静态工作点的稳定，此时引入共模负反馈便可以实现基于电流补偿的全差动的轨对轨放大电路结构。MAN1、MAN2的栅端接VN1，漏端和源端分别接MN1和MN2的漏端和源端，MAP1、MAP2的栅端接VP1，漏端和源端分别接MP1和MP2的漏端和源端。