[发明专利]栅氧化层失效分析方法及所用测试结构

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及用于栅氧化层失效分析的 测试结构及栅氧化层失效分析方法。

背景技术

随着集成电路的尺寸越来越小，半导体器件的栅氧化层的品质以及可靠 性变的越来越重要。但是，由于半导体器件尺寸的减小，如何定位栅氧化层 上存在的微小缺陷并理解其失效机理变的越来越困难。

目前，集成电路制造领域主要采用发光显微镜(Photo Emission Microscopy，PEM)来定位半导体器件的失效点。对半导体器件的栅氧化层施 加偏置电压，当半导体器件上存在失效点时，失效点会产生大量光发射，发 光显微镜可以检测到这些光发射，形成发光点的图像。所述的失效点比如栅 氧化层上存在的缺陷点，存在漏电的点等。

如图1所示，为现有的含有栅氧化层的半导体器件的结构示意图，其中， 1为器件的有源区，2为器件的栅极区域，通常为多晶硅，1和2交叠的区域为 栅氧化层所在区域。通常，用PEM定位栅氧化层上失效点的方法包括：首先， 对失效器件加偏置电压，并通过光探测器(Detector)捕捉半导体器件的栅氧 化层的失效点上产生的发光点，并将所述发光点的位置显示在影像系统上， 所述光探测器例如为电荷耦合器件(CCD)或者MCT(HgCdTe)探测器；其 次，将光探测器捕捉到的发光点位置与通过光显微镜(Optical Microscopy) 观测到的半导体器件的影像作叠图(overlay)，即可确定半导体器件上失效点的 位置。

由于需要把两次成像(发光点的像，与物理图像)的图做叠图处理(叠 图的目的是将发光点的像，对应到实际的失效点的物理位置)，叠图的精确性 受两次成像的成像部件本身的标度(Calibration)的精确性限制，因此，在做 叠图处理后，获取的栅氧化层上失效点的位置与实际失效点的位置不同，存 在几微米的误差，导致无法准确的获取失效点，也就无法准确分析产生失效 点的根本原因。如图2所示，即为实际工艺中在定位栅氧化层上失效位置时产 生偏差的结构示意图，3为通过光探测器(Detector)捕捉到的半导体器件的 栅氧化层的失效点所产生的发光点的位置，4为叠图处理后获取的栅氧化层的 失效点的位置，从图中可以看出，存在较大的误差。随着半导体器件的尺寸 越来越小，需要准确定位栅氧化层上失效点的位置，这种误差不能满足工艺 可靠性设计以及良率的需要。

发明内容

本发明所要解决的技术问题是提供一种用于栅氧化层失效分析的测试结 构，以准确的定位半导体器件的栅氧化层上的失效点。

为解决上述问题，本发明提供一种用于栅氧化层失效分析的测试结构， 包括含有栅氧化层的待测半导体器件，以及位于所述待测半导体器件外围的 在施加偏置电压后能产生光发射的至少1个半导体器件。

可选的，所述至少1个半导体器件为MOS晶体管或者PN结。可选的， 所述至少1个半导体器件为3个。可选的，所述至少1个半导体器件位于同 一平面内。可选的，所述至少1个半导体器件设置在所述半导体器件外围的 切割道上。

本发明还提供一种栅氧化层失效分析方法，包括：在含有栅氧化层的待 测半导体器件外围设置在施加偏置电压后能产生光发射的至少1个半导体器 件；

对所述至少1个半导体器件施加偏置电压，捕捉其产生的发光点；

对含有栅氧化层的待测半导体器件施加偏置电压，捕捉栅氧化层的失效 点上产生的发光点；

计算栅氧化层的失效点上产生的发光点与至少1个半导体器件产生的发 光点的相对位置；

根据所述至少1个半导体器件的实际物理位置和计算得到的栅氧化层的 失效点上产生的发光点与至少1个半导体器件产生的发光点的相对位置定位 栅氧化层的失效点的实际物理位置。

可选的，所述至少1个半导体器件为MOS晶体管或者PN结。可选的， 所述至少1个半导体器件设置在所述半导体器件外围的切割道上。

与现有技术相比，本发明具有下列优点：