[发明专利]具有快速锁定功能的锁相环频率综合器

权利要求书

1.一种具有快速锁定功能的锁相环频率综合器，包括锁相环路(101)和快速锁定逻辑单(102)，其特征在于：所述的锁相环路(101)由鉴频鉴相器(501)、电荷泵(502)、压控振荡器(503)、可编程多模分频器(504)、环路滤波器(511)组成，所述的鉴频鉴相器(501)的一个输入端接参考频率信号，另一输入端接分频器(504)的输出端，鉴频鉴相器(501)的输出端接所述的电荷泵(502)的输入端，电荷泵(502)的输出端接所述的环路滤波器(511)输入端，环路滤波器(511)的输出端接所述的压控振荡器(503)的输入端，压控振荡器(503)的输出端接分频器(504)的输入端；

所述的快速锁定逻辑单元(102)由逻辑控制电路(508)、单位增益跟随器(509)、相位锁定监控器(510)组成，所述的相位锁定监控(510)的输入端分别接参考频率信号Fref和分频器(504)的输出端，输出信号端接逻辑控制电路(508)的一个输入端，逻辑控制电路(508)的另两个输入分别接鉴频鉴相器(501)的输出端，逻辑控制电路(508)的三个输出端分别控制开关(sw1)、(sw2)和跟随器(509)，开关(sw2)跨接在点Vc和跟随器(509)的输入端inp之间，开关(sw1)跨接在点E和跟随器(509)的输输出端vo之间。

2.按照权利要求1所述的具有快速锁定功能的锁相环频率综合器，其特征在于：所述的锁相环路(101)还包括加法器(505)、调制器(506)和接口电路(507)，所述的调制器(506)的输入端接分频器(504)的输出端，调制器(506)的输出和由接口电路(507)送入的分频比整数部分经加法器(505)相加后送入分频器(504)的模式控制端，实现整数分频比或分数分频比，所述的数据接口单元(507)由外部写入数据进行分频比的选择与控制。