[发明专利]用于保护高速接口的阻抗补偿ESD电路及使用其的方法

说明书

本发明要求享有2007年12月11日提交的美国临时申请NO.61/007,298，名称为“Impedance Compensated ESD Protection For High-Speed Interfaces”的优先权，该申请特别地通过引用并入本文。

技术领域

本发明涉及一种用于保护高速接口的阻抗补偿ESD电路及使用其的方法。

背景技术

许多公司目前都有配置有多个高速I/O界面的电子系统处于开发中。这些系统和接口必须满足多个工业标准信号完整规范，例如，以HDMI标准为例，有HDMI一致性规范。此外，还有工业广泛的ESD/EOS(电过载)耐久等级。许多这些系统的目标信号完整需求确保系统可通过BERT测试、眼图波罩或被动式TDR传输线分析的互操作性。

图1示出了执行ESD/EOS保护的传统系统的一个简化的例子。注意，下面示出的系统可使用典型的分路型ESD钳位或串联型ESD保护，其中信号从一侧进入并从另一侧几何相同地出去。这些高速应用的目的是包括ESD保护而不沿着从连接器(P1)至接收机或发射机ASIC(DUP)的传输线插入明显的阻抗不连续。

传统系统具有保护下的器件(DUP)和测试下的器件(DUT)，其中具有ESD产品使DUT与DUP并联的“分路机构”。在具有二极管的传统ESD结构中，一端连接到信号线且另一端接地。所以，在这样的结构中，该ESD二极管总是与DUP并联。在这些现有器件中，例如来自CMD的CM1213，DUT的串联寄生电阻和电感工作为排斥从DUP引走ESD电流，且并联寄生电容在感兴趣的频段中产生阻抗不连续。

在传统的DUT中，芯片键合线和其它寄生电感在高频和快速脉冲边缘率(fast pulse edge rates)(即，在ESD事件中)时表现出高阻抗。从DUP中引走的电流量被键合线和这些寄生元件所阻碍。结果，DUP仍在很大程度上直接暴露于ESD的威胁下，如下所示。

在波段中，ESD钳位电路的寄生电容性负载，此处示为C(PAR)可降低从连接器至ASIC(DUP)的位于ESD DUT附近的传输线的阻抗。为抵消这个，标准做法是调整(典型地为增加)在DUT附近的传输线的特征阻抗以抵消(典型地为降低)这个ESD DUT布置的阻抗不连续。

发明内容

本发明的一个目的是提供一种集成的ESD/EOS保护的解决方案，其简化用于信号的完整一致性的系统PCB设计。

作为提供该解决方案的一部分，也期望实现改进的ESD/EOS保护和改进的PCB布线。

附图说明

本发明的这些和其它方面和特征，在下面结合附图参考描述的本发明的具体实施例的基础上，将为本领域普通技术人员所知，其中：

图1示出传统的并联ESD连接；

图2示出一种根据本发明的实施例的串联ESD连接；

图3a-b分别示出一种传统的ESD下方连接和一种根据本发明的穿通ESD连接；

图4示出一种本发明使用二极管的具体实施。

图5示出一种根据本发明的差分对实施。

图6示出了频谱图，其示出根据本发明的流通(flow-through)方式的优势。

图7示出一种根据本发明使用图4的电路的具体实施。

具体实施方式

在根据本发明的系统中，如图2所示，DUT与DUP串联。结果，ESD事件在到达DUP之前必须经过DUT。进一步，寄生串联电感和电阻与DUT一起工作，以减小进入DUP的电流。

由此“流通”拓扑，可在感兴趣的频段下在ESD DUT封装中完全地执行上述的预补偿，这样减小系统PCB中的“调节”(tuning)的需要。这有利于PCB设计的简化和上市时间的减少。尽管DUP和EMI滤波器件的串联是公知的，但该EMI滤波器件用于在高频区域过滤掉不需要的信号。相反，采用本发明的DUT，高频信号无衰变地通过。

根据本发明的DUT，如图2中所示的信号通道执行，可更普通地描述为并入如下所示的串联“T-网络”中的分路型ESD钳位。为了术语的清楚，双向I/O线朝向连接器被标识为“OUT”(出)，并且朝向ASIC(DUP)被标识为“IN”(入)。这种“单端”钳位的物理实现如图3b所示，其中，如所示，不允许信号从ESD器件下通过(如图3a所示)而是信号穿过ESD器件，如所示，信号PCB迹线不是单线。如所示，结果，在ESD器件的任一侧上的键合线自身为“L(PAR)”，如上面的图所示。