[发明专利]用于保护高速接口的阻抗补偿ESD电路及使用其的方法

权利要求书

1.一种用于传输信号和放电与ESD事件相关联的ESD事件脉冲至地以保护处于保护下的器件的系统，所述系统包括：

印刷电路板，其具有传输信号的PCB迹线，所述PCB迹线由相互电隔离的第一线部分和第二线部分形成；以及

静电放电保护器件，其安装在所述印刷电路板上以保护该处于保护下的器件不受ESD事件损害，并用于从所述第一线部分传输信号至所述第二线部分，所述静电放电保护器件包括器件寄生，该器件寄生具有与PCB迹线电感/电容比匹配的电感/电容比，所述静电放电保护器件进一步包括：

集成半导体，所述集成半导体包括：

输入台，其适于电耦合至所述印刷电路板的第一线部分，接收所述信号和与所述ESD事件相关联的ESD事件脉冲；

输出台，其适于电耦合至所述印刷电路板的第二线部分；以及

连接在所述输入台和所述输出台之间的静电放电电路，所述静电放电电路为从所述输入台至所述输出台的信号提供电路径，并通过提供至地的路径来消散所述ESD事件脉冲。

2.根据权利要求1的设备，其中使用分别电连接所述输入台至所述第一线部分和所述输出台至所述第二线部分的第一键合线和第二键合线，来调整所述器件寄生的电感/电容比。

3.根据权利要求2的设备，其中所述第一键合线和第二键合线被构造为具有寄生电感，所述寄生电感消除存在于所述PCB迹线的不期望的电容。

4.根据权利要求2的设备，其中提供多个PCB迹线，其提供多个通道，且其中多个键合线彼此匹配以帮助维持所述器件寄生，所述器件寄生具有与所述PCB迹线的电感/电容比匹配的电感/电容。

5.根据权利要求1的设备，其中使用所述静电放电电路调整所述器件寄生的电感/电容比。

6.一种为保护高速接口提供阻抗补偿ESD电路的方法，所述方法包括步骤：

确定PCB迹线的Lo/Co特征阻抗比，所述ESD电路将安装在所述PCB迹线上；和

提供具有确定的寄生的所述阻抗补偿ESD电路以使所述阻抗补偿ESD电路器件的L/C特征阻抗比被补偿以匹配所述PCB迹线的Lo/Co特征阻抗比。

7.根据权利要求1的方法，其中所述提供步骤使用分别电连接输入台至第一线部分和输出台至第二线部分的第一键合线和第二键合线，来提供所述补偿ESD电路器件。

8.根据权利要求7的方法，其中所述第一键合线和第二键合线被构造为具有寄生电感，所述寄生电感消除存在于所述PCB迹线的不期望的电容。

9.根据权利要求7的方法，其中所述提供步骤提供具有多个通道的多个PCB迹线，且其中多个键合线彼此匹配以帮助维持所述器件寄生，所述器件寄生具有与所述PCB迹线的Lo/Co特征阻抗比匹配的L/C特征阻抗比。

10.根据权利要求9的方法，其中使用所述静电放电电路调整所述器件寄生的L/C特征阻抗比。