[发明专利]具有位于存储元件之间的可单独控制的屏蔽板的非易失性存储装置

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器已日益普遍地用在各种电子装置中。例如，非易失性半导 体存储器被用在蜂窝电话、数码相机、个人数字助理、移动计算装置、非移 动计算装置和其他装置中。电可擦除可编程只读存储器(EEPROM)和闪存是 位于最受欢迎的非易失性半导体存储器之列。对于闪存——其也是一种 EEPROM——与传统的全特征的(full-featured)EEPROM相比，可以在一步中 擦除整个存储器阵列或一部分存储器的内容。

传统EEPROM和闪存都使用位于半导体衬底中的沟道区之上并与之绝 缘的浮置栅极(floating gate)。浮置栅极位于源极和漏极区之间。控制栅极在 浮置栅极上提供并与之绝缘。由此形成的晶体管的阈值电压(V_TH)通过被 保留在浮置栅极中的电荷量来控制。即，由浮置栅极上电荷的水平控制在导 通晶体管以允许在其源极和漏极之间导电之前必须施加到控制栅极的最小 电压量。

一些EEPROM和闪存器件具有用于存储两个范围的电荷的浮置栅极， 因而，存储元件可以在两个状态，例如擦除状态和编程状态之间编程/擦除。 这样的闪存器件有时被称为二进制闪存器件，因为每个存储元件可存储一个 比特的数据。

通过识别多个不同的允许/有效编程阈值电压范围，实现多状态(也称为 多级)闪存器件。每个不同的阈值电压范围对应于被编码到存储器装置中的 数据比特组的预定值。例如，当每个存储器元件可被置于与四个不同阈值电 压范围对应的四个离散电荷带之一中时，每个存储器元件可存储两比特数 据。

典型地，在编程操作期间施加到控制栅极的编程电压V_PGM被施加为幅 度随时间增加的一系列脉冲。在一个可能的方式中，脉冲的幅度随着每个后 续脉冲增加预定步长，例如0.2-0.4V。V_PGM可被施加到闪存元件的控制栅极。 在编程脉冲之间的时段中，执行校验操作。即，在连续编程脉冲之间读取被 并行编程的一组元件中每个元件的编程电平，以确定它是否等于或大于元件 正被编程到其的校验电平。对于多状态闪存元件的阵列，可对于元件的每个 状态执行校验步骤，以确定元件是否已达到其数据关联的校验电平。例如， 能够以四个状态存储数据的多状态存储器元件可能需要执行三个比较点的 校验操作。

此外，当对EEPROM或闪存器件诸如NAND串(string)中的NAND闪存 器件编程时，典型地，V_PGM被施加到控制栅极，并且位线接地，使得电子从 单元或存储器(memory)元件例如，存储(storage)元件的沟道注入浮置栅极中。 当电子在浮置栅极中积累时，浮置栅极充负电，并且存储器元件的阈值电压 升高，从而存储器元件被认为是在编程状态中。关于这样的编程的更多信息 可在题为“Source Side Self Boosting Technique For Non-Volatile Memory”的 美国专利6,859,397以及2005年2月3日公开的题为“Detecting Over Programmed Memory”的美国专利申请公开2005/0024939中找到，两者都通 过引用全文合并于此。

然而，随着器件尺寸缩小，带来各种挑战。例如，浮置栅极到浮置栅极 耦合变得更成为问题，导致阈值电压分布扩大以及从控制栅极到浮置栅极的 耦合率降低。

发明内容

本发明通过提供具有位于存储元件之间的可单独控制的屏蔽板的非易 失性存储装置(storage)，解决以上和其他问题。

在一个实施例中，一种非易失性存储设备包括：衬底，其上形成非易失 性存储元件；字线，与非易失性存储元件通信；以及屏蔽板，其中每个屏蔽 板在与相邻字线相关联的不同的相邻非易失性存储元件之间延伸，每个屏蔽 板是导电的并可独立控制。