[发明专利]用于闪速存储器的部分块擦除架构无效
申请号: | 200880015144.7 | 申请日: | 2008-03-04 |
公开(公告)号: | CN101681677A | 公开(公告)日: | 2010-03-24 |
发明(设计)人: | 金镇祺 | 申请(专利权)人: | 莫塞德技术公司 |
主分类号: | G11C16/16 | 分类号: | G11C16/16;G11C16/02;G11C16/08;G11C7/20;G11C8/14 |
代理公司: | 北京泛华伟业知识产权代理有限公司 | 代理人: | 王 勇;姜 华 |
地址: | 加拿大*** | 国省代码: | 加拿大;CA |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 存储器 部分 擦除 架构 | ||
1、一种闪速存储器装置,包括:
具有以列布置的NAND闪速存储器单元串的至少一个块的存储器阵列, 所述至少一个块具有选择性地可擦除的预设数量的闪速存储器单元;和
行电路,用于当衬底被偏置到擦除电压以擦除所述预设数量的闪速存 储器单元时驱动对应于所述预设数量的闪速存储器单元的第一字线到第 一电压,用于驱动第二字线到第二电压以禁止擦除耦合到所述第二字线的 闪速存储器单元的行译码器。
2、根据权利要求1所述的闪速存储器装置,其中所述预设数量的闪 速存储器单元是多位单元(MBC)。
3、根据权利要求1所述的闪速存储器装置,其中所述预设数量的闪 速存储器单元对应于1个顺序组的闪速存储器单元。
4、根据权利要求1所述的闪速存储器装置,其中所述预设数量的闪 速存储器单元对应于2个顺序组的闪速存储器单元,所述2个顺序组的闪 速存储器单元彼此不邻近。
5、根据权利要求1所述的闪速存储器装置,其中所述至少一个块的 所述NAND闪速存储器单元串被耦合到公共电源线、且所述闪速存储器装 置进一步包括电源线电压控制电路,用于在擦除验证操作期间设置在第三 电压和第四电压之间的公共电源线的电压。
6、根据权利要求5所述的闪速存储器装置,其中所述第四电压小于 所述第三电压,并且随着第一字线的数量的增加所述公共电源线的电压减 小。
7、一种用于擦除存储器块的子块的方法,所述存储器块具有耦合到 第一字线、最后的字线以及在所述第一字线和所述最后的字线之间的中间 字线的NAND存储器单元串,该方法包括:
发出具有第一地址的第一输入地址命令;
发出具有第二地址的第二输入地址命令;
发出部分擦除命令;和
擦除具有由对应于所述第一地址和所述第二地址的字线所限定的一 组字线的子块。
8、根据权利要求7所述的方法,其中所述第一地址包括空地址。
9、根据权利要求8所述的方法,其中所述子块包括由对应于所述第 二地址的一个字线和所述第一字线限定的所述一组字线。
10、根据权利要求7所述的方法,其中所述第二地址包括空地址。
11、根据权利要求10所述的方法,其中所述子块包括由对应于所述 第一地址的一个字线和所述最后的字线限定的所述一组字线。
12、根据权利要求7所述的方法,进一步包括擦除验证所擦除的子块。
13、根据权利要求12所述的方法,其中所述擦除验证包括:
预充电耦合到所述NAND存储器单元串的位线到预充电电压电平;
偏置所述一组字线到第一电压,用于接通耦合到所述一组字线的所擦 除的存储器单元;
偏置未被选择字线到第二电压,用于接通耦合到所述未被选择字线的 存储器单元;
感测所述预充电电压电平的变化。
14、根据权利要求13所述的方法,其中所述第一电压是负电压且所 述第二电压是在读取操作期间使用的读取电压。
15、根据权利要求13所述的方法,其中所述第一电压是0V且所述第 二电压是在读取操作期间使用的读取电压。
16、根据权利要求15所述的方法,其中耦合到所述NAND存储器单元 串的公共电源线被偏置到可变电源偏置电压。
17、根据权利要求16所述的方法,其中随着所述一组字线的数量的 减小,所述可变电源偏置电压从0V增加到最大电压。
18、一种用于当修改存储器块的子块中的数据时损耗均衡控制的方 法,包括:
编程所修改的数据到新存储器块的空的子块;
擦除所述存储器块的所述子块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于莫塞德技术公司,未经莫塞德技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880015144.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种甲醇芳构化制取二甲苯工艺
- 下一篇:具有多通信模式接口的光端机