[发明专利]用于抑制晶体管阵列中的阈值电压的布局灵敏度的方法

权利要求书

1.一种用于平滑集成电路中的阈值电压的变化的方法，包括步 骤：

识别与MOSFET阵列中的晶体管关联的复合表面；

其中所述晶体管具有在其栅极下方的不平衡的掺杂分布；以及

通过以下方式处理所述复合表面以影响与这样的表面邻近的空 隙原子的复合，即所述方式减小所述MOSFET阵列中的晶体管的阈 值电压的变化。

2.根据权利要求1所述的方法，其中所述处理步骤包括以下步 骤：处理与所识别的表面邻近的栅电极以增强邻近这样的表面的填 隙原子的复合。

3.根据权利要求2所述的方法，其中所述处理步骤包括通过向 栅极材料中引入高k材料来处理邻近所识别的表面的所述栅电极以 增强邻近这样的表面的填隙原子的复合。

4.根据权利要求2所述的方法，其中所述处理步骤包括通过创 建中等k氧化物层来处理邻近所识别的表面的所述栅电极以增强邻 近这样的表面的填隙原子的复合。

5.根据权利要求1-4中任一权利要求所述的方法，其中所述处 理步骤包括以下步骤：处理Si／STI界面以抑制邻近这样的表面的填 隙原子的复合。

6.根据权利要求5所述的方法，其中所述处理步骤包括通过邻 近Si／STI界面引入N或者F原子来处理所述界面以抑制邻近这样的 界面的填隙原子的复合。

7.根据权利要求5所述的方法，其中所述处理步骤包括通过在 STI中使用氮氧化物材料来处理Si／STI界面以抑制邻近这样的界面 的填隙原子的复合。

8.根据权利要求5所述的方法，其中所述处理步骤包括通过邻 近Si／STI界面形成具有氮化物衬垫的STI来处理所述界面以抑制邻 近这样的界面的填隙原子的复合。

9.一种MOSFET阵列，所述阵列包括多个晶体管，所述多个晶 体管中的晶体管包括：

源区和漏区，形成在硅扩散区域中；

沟道区，位于所述源区和漏区之间并且被栅极材料覆盖；以及

浅沟槽隔离(STI)区域，由绝缘材料形成，邻接所述扩散区域 并且使所述扩散区域与相邻的扩散区域分隔；

其中识别与所述多个晶体管中的晶体管关联的复合表面，其中 所述晶体管具有在其栅极下方的不平衡的掺杂分布；并且

通过以下方式处理所述复合表面以影响与这样的表面邻近的空 隙原子的复合，即所述方式减小所述MOSFET阵列中的所述多个晶 体管的阈值电压的变化。

10.根据权利要求9所述的MOSFET阵列，其中处理与所识别 的表面邻近的栅极材料以增强邻近这样的表面的填隙原子的复合。

11.根据权利要求9或10所述的MOSFET阵列，其中处理Si／STI 界面以抑制邻近这样的界面的填隙原子的复合。

12.根据权利要求1-8中任一权利要求所述的方法，还包括：

选择所述MOSFET阵列中特定晶体管用于处理以影响其阈值电 压。

13.根据权利要求9-11中任一权利要求所述的MOSFET阵列， 其中所述MOSFET阵列中的特定晶体管被处理以影响其阈值电压。