[实用新型]电路板

说明书

技术领域

本实用新型是有关于一种电路板，且特别是有关于一种多层电路板。

背景技术

由于电子产品的集成度(integration)越来越高，应用于高集成度的电子产品的电路板，其线路层也由单层、2层而变为6层、8层，甚至到10层以上，以使电子组件能够更密集的装设于印刷电路板上。常见的电路板工艺包括叠层法(lamination process)及增层法(build-upprocess)。

就叠层法而言，将多层线路层分别制作在多层介电层上，再将这些线路层、其所依附的介电层及接合用的介电层对位后一次压合完成，接着进行导电贯孔(conductive through via)工艺，以制作出多个导电通孔来电性连接这些位于不同层次的线路层。当利用叠层法来制作电路板时，各线路层及各介电层之间的对位精度必须获得良好的控制。因此，在电路板工艺中，通常会使用铆钉固定各线路层及各介电层，以防止热压过程中的高温及高压使各线路层及各介电层发生涨缩以及层偏，而导致各线路层的对位不准确。

然而，在上铆钉过程及热压的过程中，铆钉可能会发生变形而失去固定的功能。因此，在已知的电路板工艺中，仍然必须选择适当的铆钉规格、铆合套pin用治具与基板材料，再配合最佳化的压合参数，才能减低两两图案化线路层间的相对层偏和涨缩，所造成的对位偏移的问题。通常好的基板材料成本较高，调整工艺参数也需要花费大量时间、人力而降低产能，最后也只能些微改善层偏和涨缩的问题。

实用新型内容

本实用新型提供一种电路板，其结构有助于提高产品良率。

本实用新型提出一种电路板，包括一介电层、一第一图案化线路层，一第二图案化线路层、至少一第一限位件以及至少一第二限位件。第一图案化线路层埋设于介电层中，并暴露于介电层的一面。第二图案化线路层埋设于介电层中，并暴露于该介电层的另一面。第一限位件埋设于介电层，并接触介电层埋设有第一图案化线路层的一面。第二限位件埋设于介电层，并接触介电层埋设有第二图案化线路层的另一面，其中第一限位件与第二限位件在垂直于电路板的一平面上的投影至少部分重叠。

在本实用新型的一实施例中，上述第一限位件配置于第一基板的板框，而第二限位件配置于第二基板的板框。

在本实用新型的一实施例中，上述第一限位件配置于第一图案化线路层的电路空白区，而第二限位件配置于第二图案化线路层的电路空白区。

在本实用新型的一实施例中，上述第一限位件配置于第一图案化线路层之上，而第二限位件配置于第二图案化线路层之上。

本实用新型另提出一种电路板，包括一第一基板、一第一图案化线路层、至少一第一限位件、一第二基板、一第二图案化线路层、至少一第二限位件以及一介电层。第一基板具有一第一表面。第一图案化线路层以及第一限位件，配置于第一表面上。第二基板具有一第二表面，且第二基板配置于第一基板上，其中第二表面与第一表面相对设置。第二图案化线路层以及第二限位件配置于第二表面上，其中第一限位件与第二限位件在垂直于电路板的一平面上的投影至少部分重叠。介电层位于第一基板的第一表面及第二基板的第二表面之间，而第一图案化线路层、第一限位件、第二图案化线路层及第二限位件位于介电层中。

在本实用新型的一实施例中，上述第一基板与第二基板为介电基板或金属基板。

在本实用新型的一实施例中，上述第一限位件配置于第一基板的板框，而第二限位件配置于第二基板的板框。

在本实用新型的一实施例中，上述第一限位件配置于第一图案化线路层的电路空白区，而第二限位件配置于第二图案化线路层的电路空白区。

在本实用新型的一实施例中，上述第一限位件配置于第一图案化线路层之上，而第二限位件配置于第二图案化线路层之上。

在本实用新型的一实施例中，上述第一限位件不接触第二表面及第二图案化线路层，而第二限位件不接触第一表面及第一图案化线路层。

本实用新型的有益效果是：

基于上述，本实用新型的电路板的结构将有助于提高产品良率。

附图说明

为让本实用新型的上述特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下，其中：

图1A至图1D为本实用新型一实施例中电路板的制作方法的流程剖面图。

图2为图1B中第一限位件及第二限位件的排列示意图。

图3为本实用新型另一实施例的电路板的制作方法中形成第一限位件及第二限位件的步骤的剖面图。

图4为本实用新型再一实施例的电路板的制作方法中第一限位件及第二限位件的排列示意图。