[发明专利]芯片调试方法、系统和调试模块

说明书

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种芯片调试方法、系 统和芯片调试模块。

背景技术

随着芯片的集成度和复杂度越来越高，芯片设计中的调试也越来越复 杂，调试的目的不仅要确定芯片出现了故障，还要找出故障的原因。在调 试模式下，设计人员会将数据以可控的方式灌入被调试系统中，之后再从 预定的抓数点中将数据读出，从而检测被调试系统的状态。但是随着芯片 设计水平的不断提高，如SOC(System on Chip，片上系统)等技术的普及， 被调试系统中的灌数点的数量也越来越多，灌数点的种类也越来越复杂。 由于不同的灌数点可能需要不同的传输模式，另外调试模块可能无法与灌 数点正常工作时的时钟完全匹配。因此在现有技术中，为了实现数据的灌 入，会在芯片内设置多个调试模块与不同的灌数点进行匹配，这些调试模 块无疑会占用宝贵的芯片面积，提高成本。另外，设置多个调试模块也会 增大设计人员的工作量，增加芯片的设计周期。

如图1所示，为现有技术中一种芯片调试电路的结构图。从图中可以 看出，调试模块与MCU(Micro Controller Unit，微控制单元)通过APB (Advanced Peripheral BUS，先进外围总线)相连，且由MCU直接控制调 试模块对被调试系统进行灌数和抓数。调试模块通过MUX(Multiplexer，多 路开关)与多个灌数点及抓数点相连。当MCU向调试模块的数据寄存器配 置数据时，由于MCU一个时钟周期仅能够配置8bit的数据，因此需要在 调试模块中进行缓存，当调试模块中缓存到32bit的数据后将这32bit的数 据灌入到被调试系统中。这样被调试系统需要四个时钟周期才能够收到一 个灌入数据，这与被调试系统正常的工作时钟不匹配，不仅影响调试效果， 而且还会增加设计人员调试时的工作量。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有的芯 片调试方案无法与被调试系统的正常工作时钟匹配的缺陷。

为达到上述目的，本发明一方面提出一种芯片调试方法，包括以下步 骤：调试模块接收微控制单元MCU发送的灌入指令和对应的灌数点，并 将输入所述灌数点的灌入数据缓存在所述调试模块的写数据寄存器中；当 所述写数据寄存器中缓存的所述灌入数据达到预定bit值时，所述调试模块 将缓存的所述灌入数据输入所述灌数点中，同时向时钟模块发送时钟使能 信号以在灌数时开启所述灌数点的时钟。

作为本发明上述方法的一个实施例，所述预定bit值可为32bit。

作为本发明上述方法的一个实施例，所述调试模块和所述MCU可通 过先进外围总线APB总线相连，所述灌数点的信息和所述灌入数据由所述 MCU通过所述APB总线发送给所述调试模块。

作为本发明上述方法的一个实施例，上述方法还包括：所述调试模块 解析APB总线从而获取所述MCU发送的抓数指令及对应的抓数点；所述 调试模块根据所述抓数指令及对应的抓数点进行抓数，同时根据所述抓数 指令产生读使能信号以将所述存储器中的数据读入到所述调试模块中的读 数据寄存器，并使所述存储器的地址加1；所述调试模块接收所述MCU发 送的读指令，将所述读数据寄存器中的数据提供给所述MCU。

作为本发明上述方法的一个实施例，上述方法还包括：所述调试模块 解析所述APB总线获取从所述存储器中读取数据的起始地址。

作为本发明上述方法的一个实施例，上述方法还包括：所述调试模块 解析所述APB总线获取抓数截止地址，在所述存储器的当前地址为所述抓 数截止地址时所述调试模块停止抓数。

作为本发明上述方法的一个实施例，上述方法还包括：所述调试模块 与多个灌数点和抓数点相连。