[发明专利]芯片调试方法、系统和调试模块

权利要求书

1.一种芯片调试方法，其特征在于，包括以下步骤：

调试模块接收微控制单元MCU发送的灌入指令和对应的灌数点，并 将输入所述灌数点的灌入数据缓存在所述调试模块的写数据寄存器中；

当所述写数据寄存器中缓存的所述灌入数据达到预定bit值时，所述调 试模块将缓存的所述灌入数据输入所述灌数点中，同时向时钟模块发送时 钟使能信号以在灌数时开启所述灌数点的时钟，其中，所述预定bit值由被 调试系统所决定。

2.如权利要求1所述的芯片调试方法，其特征在于，所述预定bit值 为32bit。

3.如权利要求1所述的芯片调试方法，其特征在于，所述调试模块和 所述MCU通过先进外围总线APB总线相连，所述灌数点的信息和所述灌 入数据由所述MCU通过所述APB总线发送给所述调试模块。

4.如权利要求3所述的芯片调试方法，其特征在于，还包括：

所述调试模块解析APB总线从而获取所述MCU发送的抓数指令及对 应的抓数点；

所述调试模块根据所述抓数指令及对应的抓数点进行抓数，同时根据 所述抓数指令产生读使能信号以将存储器中的数据读入到所述调试模块中 的读数据寄存器，并使所述存储器的地址加1；

所述调试模块接收所述MCU发送的读指令，将所述读数据寄存器中 的数据提供给所述MCU。

5.如权利要求4所述的芯片调试方法，其特征在于，还包括：

所述调试模块解析所述APB总线获取从所述存储器中读取数据的起始 地址。

6.如权利要求4所述的芯片调试方法，其特征在于，还包括：

所述调试模块解析所述APB总线获取抓数截止地址，在所述存储器的 当前地址为所述抓数截止地址时所述调试模块停止抓数。

7.如权利要求4所述的芯片调试方法，其特征在于，还包括：所述调 试模块与多个灌数点和抓数点相连。

8.一种芯片调试系统，其特征在于，包括微控制单元MCU，与所述 MCU相连的调试模块，与所述调试模块相连的被调试系统，以及为所述调 试模块和所述被调试系统提供时钟的时钟模块，其中所述被调试系统中至 少一个灌数点与所述调试模块相连，

所述MCU，用于配置所述调试模块的事件寄存器以向所述调试模块发 送灌数指令，并指明灌数点，以及将灌入数据存入所述调试模块的写数据 寄存器；

所述调试模块，用于在所述写数据寄存器缓存的所述灌入数据达到预 定bit值时，将所述写数据寄存器缓存的所述灌入数据输入所述事件寄存器 指明的灌数点，同时向所述时钟模块发送时钟使能信号以在灌数时开启所 述灌数点的时钟，其中，所述预定bit值由被调试系统所决定。

9.如权利要求8所述的芯片调试系统，其特征在于，所述预定bit值 为32bit。

10.如权利要求8所述的芯片调试系统，其特征在于，所述MCU与 所述调试模块通过APB总线相连，所述MCU通过所述APB总线对所述调 试模块内的寄存器进行配置。

11.如权利要求10所述的芯片调试系统，其特征在于，还包括与所述 被调试系统中至少一个抓数点以及所述调试模块均相连的存储器，所述调 试模块与所述被调试系统中的所述至少一个抓数点也相连；

所述存储器，用于保存从所述抓数点抓取的数据；

所述MCU，还用于通过所述APB总线配置所述调试模块的抓数寄存 器以发送抓数指令，同时指明对应的抓数点；

所述调试模块，还用于对所述抓数寄存器指明的所述抓数点进行抓数， 同时根据所述抓数指令产生读使能信号以将所述存储器中的数据读入到读 数据寄存器中，并使所述存储器的地址加1，以及在收到所述MCU发送的 读指令后，将所述读数据寄存器中的数据提供给所述MCU。

12.如权利要求11所述的芯片调试系统，其特征在于，所述MCU， 还用于配置所述调试模块的起始地址寄存器以向所述调试模块指示从所述 存储器中读取数据的起始地址。