[发明专利]一种多通道闪存芯片阵列结构及其写入和读出方法

权利要求书

1.一种多通道闪存写入方法，其特征在于：

包含以下步骤：

1]、命令和地址信息通过命令接口传递给命令解析单元；

2]、命令解析单元收到命令后，启动数据接口管理单元和通道仲裁单元；

3]、通道仲裁单元根据地址信息进行通道的预分配，同时，数据接口管理 单元从数据接口读取数据，并传递给通道仲裁单元和数据分配单元；

4]、数据分配单元根据已经分配好的通道号，直接把数据写入对应通道的 缓存中，然后由通道仲裁单元启动相应的闪存时序产生模块；

5]、相应的闪存时序产生模块将该通道缓存中的数据通过与闪存时序产生 模块相应的通道内的公用控制总线和数据总线写入闪存芯片中；

6]、当数据分配单元完成向某通道的数据写入后，仍有数据需要写入时， 又可重新从数据接口读取数据，进行下一周期的数据写入工作；

命令解析单元、数据接口管理单元、通道仲裁单元和数据分配单元协同工 作，只负责数据接口上数据向空闲通道缓存的搬移；所述闪存时序产生模块负 责数据向本通道内各个闪存芯片的写入；这两部分并行工作；

每个通道的闪存时序产生模块在管理该通道的芯片时，当写完第一个芯片 组后，让当前芯片组的芯片处于写等待状态，立即转入下一个芯片的操作，并 不因为第一组芯片处于写等待状态而使得总线空闲；以此类推，当循环操作一 周后回到第一个芯片组，刚好第一组芯片的写等待时间完成，又可进行下一轮 的操作。

2.根据权利要求1所述的一种多通道闪存写入方法，其特征在于：

所述步骤5]中的数据写入闪存芯片时，包含以下步骤：

501]、占用相应通道内的第一个闪存芯片的实际写入时间，通过控制总线 和数据总线向第一个闪存芯片写入数据；

502]、利用当前闪存芯片的写入等待时间，通过控制总线和数据总线向下 一个闪存芯片继续写入数据；

503]、依照步骤502]的方式，利用第一个闪存芯片的写入等待时间，依次 向通道内剩余的闪存芯片写入数据，直至通道内的所有闪存芯片完成一次数据 写入工作，而且当第一个闪存芯片的写入等待时间结束，相应通道内的写入操 作一周完毕；

504]、返回步骤501]，重新向第一个闪存芯片写入数据，开始新的写入操 作，直至所有数据的写入工作完成，循环写入操作完毕。

3.一种多通道闪存读出方法，其特征在于：

包含以下步骤：

1]、命令和地址信息通过命令接口传递给命令解析单元；

2]、命令解析单元分析数据和命令后，将转换后的命令和地址传递给通道 仲裁单元和数据分配单元；

3]、通过通道仲裁单元启动相应通道的时序产生模块；

4]、通过与闪存时序产生模块相应的通道内的公用控制总线和数据总线从 闪存芯片中读取数据，存放在相应的通道缓存中；

5]、通知通道仲裁单元和数据分配单元，从通道缓存中读取数据，通过数 据接口管理单元将数据传给数据接口；

6]、当数据接口管理单元完成向某通道的数据读出后，仍有数据需要读出 时，又可重新从闪存芯片读取数据，进行下一周期的数据读出工作；

读取数据时，通道仲裁单元和数据分配单元一次启动多个通道进行数据读 操作，每个通道读取数据以后都存放在对应的通道缓存中，由通道仲裁单元和 数据分配单元负责把数据读出向前传递；当通道缓存数据被读出以后，如果该 通道还有等待读取的命令，又可进行下一次的读操作；所以，当读操作时，闪 存时序产生模块只负责数据从闪存阵列读出，并写入到通道缓存中；命令解析 单元、数据接口管理单元、通道仲裁单元和数据分配单元协同工作，负责数据 从通道缓存中读出，传递到数据接口上；两部分仍然是并行工作，互不干扰。