[发明专利]BCD集成工艺

说明书

技术领域

本发明涉及半导体制造工艺，更具体地说，涉及一种BCD集成工艺。

背景技术

BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极 型晶体管(Bipolar Junction Transistor)，CMOS和DMOS器件。BCD 工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、 低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于 DMOS同时具有高速和大电流能力的特性，耐压通常也较高，因而用BCD 工艺制造的电源管理芯片能工作在是高频、高压和大电流下，是制造高性 能电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系 统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺的主要应 用领域为电源管理(电源和电池控制)、显示驱动、汽车电子、工业控制 等领域。由于BCD工艺的应用领域的不断扩大，对BCD工艺的要求越来 越高。近来，BCD工艺主要朝着高压、高功率、高密度方向分化发展。

DMOS器件是BCD工艺中最重要的功率输出器件，通常在芯片中占 用了一半左右的面积，因而优化DMOS结构和工艺以便获得更低的DMOS 导通电阻一直是BCD工艺的改进方向。当前流行的BCD工艺中DMOS 都为平面结构，其中的表面沟道不仅占居了相当大面积，而且造成DMOS 的电流通路中存在一个串联的JFET(结型场效应晶体管)，因而增加了导 通电阻。

双极型器件是BCD工艺中重要的模拟信号处理器件，因而优化双极型 晶体管结构和工艺以便获得更大的电流能力和更高的截止频率一直是 BCD工艺的改进方向之一。当前流行的BCD工艺中双极型晶体管大都为 pn结隔离和通过注入扩散方法引出其各个电极，其中的集电极不仅占居了 相当大面积，而且造成双极型晶体管集电极串联电阻的增加，因而降低了 截止频率。

发明内容

本发明提出一种BCD集成工艺，该集成工艺中包括了制造沟槽DMOS 和垂直双极型器件的工艺。

根据本发明的实施例，提供一种BCD集成工艺，在局部氧化隔离步骤 之后增加沟槽光刻步骤；

对于BCD集成工艺中的DMOS器件，该沟槽光刻步骤利用局部氧化 隔离步骤中形成的氧化物和氮化物作为阻挡层，在形成的沟槽中生长栅极 氧化层，并淀积多晶硅填充沟槽；

对于BCD集成工艺中的双极型器件，在该沟槽光刻步骤形成的沟槽中 填充钨形成双极型器件的集电区。

对于DMOS器件，制造DMOS器件的工艺包括：在衬底形成N型埋 层；生长N型外延层；进行局部氧化隔离；进行沟槽光刻；在形成的沟槽 中生长牺牲氧化层并腐蚀牺牲氧化层；在形成的沟槽中生长栅极氧化层； 淀积多晶硅填充沟槽；使用多晶硅原位掺杂或者注入的方法对多晶硅掺杂。

其中，N型埋层是通过在衬底上注入砷或者锑形成。在形成的沟槽中 生长的牺牲氧化层，并使用湿法腐蚀该牺牲氧化层。在形成的沟槽 中生长栅极氧化层的厚度根据DMOS的阈值电压和击穿电压确定。

对于DMOS的漏区，在形成沟槽后，在沟槽中填充钨。

对于双极型器件，制造双极型器件的工艺包括：在衬底上形成N型埋 层；生长N型外延层；进行局部氧化隔离；进行CMOS工艺的n/p阱制作、 源漏区注入；利用CMOS工艺的n/p阱作为所述垂直双极型器件的基区； 利用进行CMOS工艺的源漏区注入制作重掺杂区，重掺杂区作为垂直双极 型器件的发射区和基区。

其中，N型埋层是通过在衬底上注入砷或者锑来进行。

CMOS工艺的n阱作为垂直PNP器件的基区；CMOS工艺的p阱作 为垂直NPN器件的基区。

该BCD集成工艺中还包括形成P型埋层，BCD集成工艺中制造的 DMOS、CMOS和双极型器件通过P型埋层和沟槽进行隔离。

本发明的BCD集成工艺可以成倍的提高DMOS和双极型晶体管的性 能，最大程度的发挥BCD工艺的优点，而且附加的工艺步骤也较少。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和 实施例的描述而变得更加明显，在附图中，相同的附图标记始终表示相同 的特征，其中：

图1-图5揭示了根据本发明的一实施例的BCD集成工艺的工艺过程。

具体实施方式