[发明专利]填充空隙沟槽和形成半导体器件的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及填充空隙沟槽和形成半导体器件的方法。

背景技术

目前，由于集成电路的制造方向超ULSI方向发展，因此内部的电路密度愈来愈高，随着芯片中所含组件的数量的不断增加，组件之间的间隔也随集成度的提高而不断地缩小。

在IC制造中，通常采用绝缘介质层对不同导电层进行横向和纵向隔离，一般称之为金属间介电层(inter-metal dielectric，IMD)，其中掺杂硅酸盐玻璃是较常使用的介电材料。但是当半导体制造进入深亚微米线宽尺寸领域后，对填充具有高宽比(high aspect ratio)的沟槽的能力(gap fill)的要求也更加严格。

现有技术公开了一种集成电路制造中的空隙沟槽填充技术，通过多步淀积/退火工艺，用掺杂硅酸盐玻璃实现狭窄空间的改进空隙沟槽填充。掺杂硅酸盐玻璃在足够高的温度部分淀积以引起回流。然后退火部分淀积的掺杂硅酸盐玻璃引起进一步的回流并且填充狭窄空间，减少空间的纵横比。部分淀积和退火重复多次直到掺杂硅酸盐玻璃达到需要的厚度。

在申请号为98809638.2的中国专利申请中还可以发现更多与上述技术方案相关的信息。

但是，随着先进IC设计中尺寸连续变小，掺杂硅酸盐玻璃需要填充更高纵横比、更窄的结构。由于掺杂硅酸盐玻璃掺杂浓度的固有上限，为了满足先进IC设计的需要，则要求更高温度和更长时间的退火，这样的退火一般超出了允许的热预算，采用上述现有技术无法进行加工。

现有技术还公开了一种集成电路制造中的空隙沟槽填充技术，下面参照附图1至图2加以详细说明。首先参照图1，提供半导体衬底11，所述半导体衬底11中形成有MOS晶体管(图1中图示有两个MOS晶体管)，具体包括：位于半导体衬底11内的隔离结构12，所述半导体衬底11上还形成有由栅介质层、栅极层组成的栅极结构(未标记)、位于栅极结构两侧的半导体衬底11内的源/漏极(未标记)、覆盖于栅极结构上的侧墙13。在实际工艺中，为了防止串扰，相邻的MOS晶体管之间通过隔离结构进行隔离，因而在相邻两个MOS晶体管的侧墙13之间存在空隙沟槽14，随着MOS晶体管器件的沟道长度以及隔离结构12的尺寸缩小，相应地，空隙沟槽14也越来越小。

参照图2，在形成侧墙13之后，需要在侧墙13上形成金属间介电层15，以对下层的MOS晶体管和上层的互连进行隔离。所述金属间介电层15可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃、低介电常数介电材料，比如掺碳氧化硅等。一般情况下，常用掺杂的硅酸盐玻璃，比如掺磷硅酸盐玻璃(PSG)、掺硼硅酸盐玻璃(BSG)、或者掺硼磷硅酸盐玻璃(BPSG)。

在形成金属间介电层15过程中，由于相邻两个MOS晶体管的空隙沟槽壁之间的空隙沟槽15的存在，沉积的金属间介电层15的表面也是不平整的，相应地在原来空隙沟槽14处存在凹口。但是如上所述，随着空隙沟槽14尺寸的缩小，采用金属间介电层15在填充的时候，沉积的材料会堆积在侧墙13的上拐角处，阻挡后续沉积的材料进入空隙沟槽14，如图2中所示，随着金属间介电层15的继续沉积，会在空隙沟槽14内形成空洞，具体请参照图3所示。

如图3给出采用上述技术形成金属间介电层15之后的半导体器件的透射电子显微(TEM)结果，黑色椭圆框内为相邻MOS晶体管之间的空隙沟槽，可以看出，在黑色椭圆框内出现空洞。该空洞的存在会造成后续在形成接触孔过程中蚀刻工艺的不稳定，影响形成的半导体器件的良率。

发明内容

本发明解决的问题是提供一种填充空隙沟槽的方法和形成半导体器件的方法，防止由于空隙沟槽开口过小影响后续填充工艺从而在空隙沟槽内形成空洞。

为解决上述问题，本发明提供了一种填充空隙沟槽的方法，包括：提供半导体衬底，所述半导体衬底上形成有第一材料层，所述第一材料层表面包括非空隙沟槽表面和位于非空隙沟槽表面间的空隙沟槽，所述空隙沟槽具有第一开口；去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分第一材料层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；在第一材料层上形成第二材料层并填充空隙沟槽。

所述去除部分第一材料层的刻蚀气体包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6。

所述NH₃的流量范围为10至20sccm所述NF₃的流量范围为50至100sccm。