[发明专利]半导体器件、半导体器件的制造方法及其测试方法

权利要求书

1. 一种制造半导体器件的方法，包括：

第1工艺，用于形成具有第一存储器电路的第一半导体器件；

第2工艺，用于对所述第一半导体器件进行电测试，以便挑选出 非缺陷项；

第3工艺，用于形成具有信号处理电路和第二存储器电路的第二 半导体器件，所述信号处理电路根据程序执行信号处理；

第4工艺，用于对所述第二半导体器件的信号处理电路和第二存 储器电路进行电测试，以便挑选出非缺陷项；

第5工艺，用于一体化地配置在所述第2工艺中挑选出的所述第 一半导体器件和在所述第4工艺中挑选出的所述第二半导体器件， 并将它们各自的对应端子耦合在一起；以及

第6工艺，用于将在所述第5工艺中一体化配置的半导体器件安 装在测试板之上，并进行电测试以便确定该半导体器件的故障/非故 障，

其中所述测试板设置有振荡电路，所述振荡电路向所述半导体器 件共同地供给与所述半导体器件的实际操作等效的时钟信号，以及

其中所述第6工艺包括：

第一操作，用于将用于对所述第一半导体器件的第一存储器电路 进行性能测试的测试程序从测试器写入到所述第二半导体器件的第 二存储器电路；

第二操作，用于对应于所述时钟信号，根据写入到所述第二存储 器电路的测试程序，通过所述第二半导体器件的信号处理电路对所 述第一半导体器件的第一存储器电路进行性能测试；以及

第三操作，用于将所述第二操作中的故障/非故障确定的结果输 出到所述测试器。

2. 根据权利要求1所述的制造半导体器件的方法，

其中所述第1工艺包括第1-1工艺，在第一晶片之上形成多个第 一存储器电路，

其中所述第2工艺包括：

第2-1工艺，对所述第一晶片之上形成的每一个存储器电路进行 电测试以便确定故障/非故障；和

第2-2工艺，将所述第一晶片之上形成的第一存储器电路分成各 个第一半导体芯片，并挑选出作为所述第2-1工艺的确定结果确定为 非缺陷的第一半导体芯片，

其中所述第3工艺包括第3-1工艺，在第二晶片之上形成多个半 导体电路，该半导体电路包括第二存储器电路和根据程序执行信号 处理的信号处理电路，

其中所述第4工艺包括：

第4-1工艺，对所述第二晶片之上形成的每一个半导体电路进行 电测试，以便确定故障/非故障；和

第4-2工艺，将所述第二晶片之上形成的半导体电路分成各个第 二半导体芯片，并挑选出作为所述第4-1工艺的确定结果确定为非缺 陷的第二半导体芯片，以及

其中所述第5工艺包括第5-1工艺，在公共衬底之上安装所述第 2-2工艺中挑选为非缺陷的第一半导体芯片和所述第4-2工艺中挑选 为非缺陷的第二半导体芯片，以便在一个封装中一体化地配置半导 体器件。

3. 根据权利要求2所述的制造半导体器件的方法，

其中所述第二半导体芯片包括自诊断电路，以及

其中所述第6工艺中的第一操作包括：

第一步骤，使所述第二半导体芯片处于复位保持状态，并将能够 启动测试程序的输入的程序从所述测试器写入到所述自诊断电路中 设置的存储器电路；以及

第二步骤，根据所述程序将所述测试程序写入到所述第二存储器 电路。

4. 根据权利要求2所述的制造半导体器件的方法，

其中所述第6工艺中使用的测试板具有多个插槽，在所述多个插 槽中可以安装多个半导体器件，以及

其中将所述振荡电路中生成的时钟共同地供给到附接于所述插 槽的所述半导体器件。

5. 根据权利要求3所述的制造半导体器件的方法，

其中所述第二半导体芯片包括遵循JTAG标准的用户调试接口 电路，以及

其中在所述第6工艺中，使用所述用户调试接口电路实现与所述 测试器的耦合，并执行所述第一操作中的测试程序的输入以及所述 第三操作中的确定结果的输出。