[发明专利]纳米结构和纳米结构的制造方法有效
| 申请号： | 200810099248.2 | 申请日： | 2008-05-15 |
| 公开（公告）号： | CN101308777A | 公开（公告）日： | 2008-11-19 |
| 发明（设计）人： | 元井泰子;玉森研尔;王诗男;奥贯昌彦;小野治人;饗场利明;吉松伸起 | 申请（专利权）人： | 佳能株式会社 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;B81C1/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 康建忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 纳米 结构 制造 方法 | ||
1.一种在含Si衬底的表面上形成的、具有2μm或更大深度的图案的纳米结构，
其中，Ga或In被包含在图案的表面中，Ga或In在衬底的深度方向上具有浓度分布，其中通过X射线光电子能谱分析法检测出的Ga或In与Si的元素组成比Ga/Si或In/Si是0.4原子百分比或更大，并且浓度最大值位于图案表面的50nm内。
2.根据权利要求1所述的纳米结构，其中，在图案的表面中通过X射线光电子能谱分析法检测出的Ga的峰值在1110到1120eV的范围中。
3.根据权利要求1所述的纳米结构，包括具有至少500nm或更小的线宽的图案。
4.一种用于通过使用含Si衬底通过蚀刻来制造纳米结构的纳米结构制造方法，包括如下工艺：
将聚焦的Ga离子束或In离子束照射在含Si衬底的表面上，并在溅离衬底的表面的同时注入Ga离子或In离子，并在距衬底的表面深度为50nm或更小的区域中形成含Ga或In的层，其中通过X射线光电子能谱分析法检测出的Ga或In与Si的元素组成比Ga/Si或In/Si是0.4原子百分比或更大；以及
通过使含Ga或In的层作为蚀刻掩模、通过含氟(F)气体进行干法蚀刻，并且形成具有根据预定线宽的深度为2μm或更大的图案的纳米结构。
5.一种用于通过使用含Si衬底通过蚀刻在衬底表面上制造具有多个台阶的阶梯状图案的纳米结构的纳米结构制造方法，包括以下工艺：
在衬底的表面上形成阶梯状图案；
将聚焦的Ga离子或In离子照射到在衬底表面上形成的阶梯状图案上，并在距阶梯状图案的表面深度为50nm或更小的区域中形成含Ga或In的层，其中在阶梯状图案的表面中通过X射线光电子能谱分析法检测出的Ga或In与Si的元素组成比Ga/Si或In/Si是0.4原子百分比或更大；以及
通过使含Ga或In的层作为蚀刻掩模、通过含氟(F)气体进行干法蚀刻对衬底表面进行深挖处理，并形成多个台阶的阶梯状图案。
6.一种纳米结构的制造方法，通过将根据权利要求5的纳米结构制造方法重复一次或更多次来制造具有进一步增加的阶梯的阶梯状图案的纳米结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佳能株式会社，未经佳能株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810099248.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于动态处理对象的方法和装置
- 下一篇：用于制造纸制品的工艺
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
