[发明专利]访问存储器的方法以及数据处理系统

说明书

本申请是申请日为1997年7月24日，申请号为97115454.6，发明名称为“访问存储器的方法”的中国专利申请的分案申请。更具体说，本分案申请是基于申请号为200410077017.3，申请日为1997年7月24日，发明名称为“访问存储器的方法以及数据处理系统”的分案申请的再次分案申请。

技术领域

本发明一般涉及数据处理系统，特别是涉及一种用于集成电路微处理器和微型计算机的片选(chip select)逻辑电路。

背景技术

在很多情况下，为了提供某些功能，集成电路微处理器必须与其它集成电路器件连接在一起。典型地，使用微处理器和其它集成电路的系统设计者将采用“胶水逻辑(glue logic)”来从该微处理器自身产生的地址和总线控制信号产生所需的片选信号。这种附加逻辑明显增加了所设计的系统的成本，并可能降低系统性能，因而非常不希望采用这种附加逻辑。

80186(亦被称作iAPX 186)，可从地处加利福尼亚州SantaClara的Intel公司购得，是一种具有用于产生片选信号的内部逻辑的集成电路微处理器。片选逻辑具有有限的对地址范围进行编程的能力，对于该地址范围，7个可能的片选中的每一个都是有效的，并且上述片选逻辑能够可编程地把等待状态插入总线周期，对于这些总线周期，每个片选是有效的。

1992年9月29日授权的John A.Langan和James M.Sibigtroth的美国专利5,151,986号中揭示了一种具有板载片选逻辑的集成电路微处理器的另一个例子。所揭示的片选逻辑包括一个控制寄存器，利用该控制寄存器能够对数个片选输出中的每一个的时序、极性和等待状态的数目单独编程。

由James B.Eifert等人在1995年9月5日授权的美国专利5,448,744号中讲授了一种具有高灵活性的板载片选逻辑的集成电路微处理器。由Eifert等人讲授的片选逻辑提供了极大的灵活度，这是通过允许根据是否一个访问周期的属性(例如，该周期是读还是写)匹配于一个可编程的属性而有条件地触发片选信号来实现的。

与把片选逻辑集成到微处理器集成电路上有关的一个主要问题涉及数据处理系统中低功耗和高速外围器件访问的竞争性要求。典型的片选方法要求一些地址译码以及属性或任选项匹配(option match)。为了降低功耗，在使能外围器件芯片使能或片选(本文称之为“CE”)之前，执行全部的地址和任选项匹配。

需要被用来影响片选的总线周期，例如译码地址以及匹配任选项信息的周期，缩短了器件访问的可用周期。一种提高访问速度的方法是连续认定一个器件片选信号(CE)，从整个访问时间中去除地址译码和CE认定时间。但是，CE的连续认定导致功耗增加，并且不能扩展到广泛的器件类型。

再者，被频繁访问的器件连续花费总线周期，以匹配地址信息并认定CE。同样，被频繁访问的器件保留使能的消耗功率。需要增加器件访问可用的周期的数目，同时减少数据处理系统的功耗。一种灵活的解决方法将适用于多种器件，例如具有内部地址产生的存储器件、流水线突发闪烁存储器件以及异步存储器件。

与把片选逻辑集成到微处理器集成电路上有关的另一个主要的关注点涉及向用户提供足够的灵活度。“胶水”逻辑的使用是极端灵活的，这是因为系统设计者在用微处理器的存储器映射、时序以及片选信号自身的其它特点为每个外部器件布局时具有宽范围。这种灵活度是很有用的，这是因为对于特定的外部器件，可能的系统设计和片选要求的变化是很大的。在一个集成片选单元中提供足够的灵活度，同时把该单元的尺寸压缩在合理的限度之内是相当困难的。

外围器件具有多种特点和要求，通过采用芯片使能或片选(CE)信号和输出使能(OE)信号，使一种类型的外围器件与微处理器同步工作。片选信号用来指示待访问的特定器件，并且输出使能信号用来使该访问同步。因此，器件访问需要附加的总线周期以调整同步。其它的器件具有慢速总线接口逻辑，并在CE的“非”操作之后要求附加的时间，以允许同步的OE响应以及特定于每一器件类型的任意数目的功能。需要增加数据处理系统中片选信号定时的灵活度，为广泛的外围器件的有效的系统设计创造条件。

进一步讲，各种结构具有不一致的需求，在一个数据处理系统中协调起来是困难的。在很多模块系统中，存在多个与各种器件进行通信的CPU。在单一数据处理系统中，对于高速缓存类型结构和预取结构，通常需要附加的模块和逻辑来调整事物处理。需要在一个数据处理系统中增加一致性并使冗余度最小，使其灵活地适应于系统设计。