[发明专利]运算放大器及其闪烁噪声的减少方法

说明书

技术领域

本发明涉及一种运算放大器及其闪烁噪声的减少方法。特别涉及一种减少运算放大器的闪烁噪声的装置及方法。

背景技术

闪烁信号(flicker noise)，亦称为1/f噪声，其是低频噪声而常见于半导体元件，例如：MOS(金属氧化物半导体)场效晶体管。如其名称所示，1/f噪声的功率频谱密度与其频率成反比。因此，闪烁噪声的功率频谱密度在极低频中是非常高的。在具有低频带的信号的应用中，例如：数字音频与模拟音频的转换器以及直接降频转换接收器(direct down-conversion receivers)，通常需要使用一低闪烁噪声的运算放大器，以避免欲得的信号具有太高的闪烁噪声。如图1(偏压电路未显示于图上)所示的一现有差动运算放大器，此运算放大器是一折迭式放大器(folded cascode amplifier)，其包含一偏压晶体管M₀，一差动对M₁及M₂，一串迭式晶体管对(pair of cascode transistors)M₃及M₄，另一串迭式晶体管对M₅及M₆，一对P型电流源I_p⁺及I_p^-以及一对N型电流源I_n⁺及I_n^-。此折迭式架构是使用一差动对(N或P型的一类型)以放大不同一差动输入信号，并且使用一串迭式晶体管对(N或P型的另一类型)以提高该差动对的输出阻抗。在此折迭式放大器中，该差动对M₁及M₂的差动晶体管是由PMOS(P型MOS)晶体管所组成，该串迭式晶体管对M₃及M₄的晶体管是由NMOS(N型)晶体管所组成。此种排列方式是使用相反类型的串迭式晶体管对，其相较于使用相同型的串迭式晶体管对具有较大的输出振幅范围(swingranges)。每一两P型电流源I_p⁺及I_p^-包含一PMOS晶体管以及每一两N型电流源I_n⁺及I_n^-包含一NMOS晶体管。在此现有差动运算放大器中，此两P型电流源I_p⁺及I_p^-及此两N型电流源I_n⁺及I_n^-是闪烁噪声的主要因素。故一种可减低上述元件所产生的闪烁噪声影响的方法是目前迫切需要的。

有鉴于现有技艺的各项问题，为了能够兼顾解决之，本发明提出一种运算放大器及其闪烁噪声的减少方法，以作为改善上述缺点的实现方式与依据。

发明内容

有鉴于此，本发明的目的就是提供一种具有不同传输路径的运算放大器及其闪烁噪声的减少方法以解决上述的问题。

在一实施例中，其揭露一运算放大器，其包含：四个电路节点N1、N2、N3及N4；一差动对，是配置以接收一差动输入信号，并分别输入一第一输出电流及一第二输出电流予该电路节点N1及该电路节点N2；一第一电路支路(circuit branch)，是与该电路节点N1及该电路节点N3耦接；一第二电路支路，是与该电路节点N2及该电路节点N4耦接，该第二电路支路实质上与该第一电路支路相同；一第一群可交换电流源，用于依据一第一逻辑信号群以输入电流予该电路节点N1或该电路节点N2；以及一第二群可交换电流源，用于依据一第二逻辑信号群以输入电流予该电路节点N3或该电路节点N4。

在一实施例中，其揭露一运算放大器，其包含：一差动对，用以接收一差动输入信号，并分别输入一第一输出电流及一第二输出电流予一第一电路节点及一第二电路节点；一第一电路支路，耦接于该第一电路节点及一第三电路节点；一第二电路支路，耦接于该第二电路节点及一第四电路节点；一第一电流模式电路，用于依据一第一逻辑信号的状态以输入电流予该第一电路节点或第二电路节点；一第二电流模式电路，用于依据一第二逻辑信号的状态以输入电流予该第三电路节点或第四电路节点；以及其中，该第一逻辑信号的频率高于该差动输入信号的频率，且该第二逻辑信号的频率高于该差动输入信号的频率。