[发明专利]数据处理装置及其方法

说明书

技术领域

本发明涉及一种数据处理装置及方法，且特别涉及一种可降低执行乘加(Multiply-accumulate，MLA)指令时需使用的寄存器数量的数据处理装置及方法。

背景技术

随着科技的发展日新月异，数据处理装置，例如是可执行乘加(Multiply-accumulate，MLA)运算的微处理器。已被广泛地应用在多种不同应用方面中。

请参照图1，其绘示乃传统数据处理装置的方块图。在传统微处理器100中，寄存器组(Register Bank)120中的寄存器Re1～Re4分别被用来存储数据Pa、Pb、Pc及运算数据Pd。其中，运算数据Pd满足方程式：Pd＝Pa×Pb+Pc

然而，传统数据处理装置必须使用四个寄存器Re1～Re4来执行MLA操作。因此，如何设计出可使用较少的寄存器来执行MLA操作的数据处理装置为业界不断致力的方向之一。

发明内容

本发明提供一数据处理装置及其方法，其可有效地解决传统数据处理装置需必须使用四个寄存器来执行乘加(Multiply-accumulate，MLA)操作的问题，而具有可使用较少的寄存器来执行MLA操作的优点。

根据本发明提出一种数据处理装置，包括：寄存器组(Register Bank)、影子寄存器(Shadow Register)及操作单元。寄存器组包括多个寄存器，分别用以存储多个操作数(Operand)。寄存器中包括第一寄存器、第二寄存器和第三寄存器，操作数中包括第一操作数、第二操作数和第三操作数。其中，这些寄存器为n位寄存器，n为自然数。其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中。影子寄存器用以响应于第一控制信号来存储第一操作数作为第一备份操作数。操作单元用以响应于算术操作指令来以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到运算数据，并在备份该第一操作数之后，存储运算数据至第一寄存器中。

根据本发明提出一种数据处理方法，包括下列的步骤：首先，提供寄存器组，其中包括多个寄存器，用以分别存储多个操作数，其中所述寄存器中包括第一寄存器、第二寄存器和第三寄存器，所述操作数中包括第一操作数、第二操作数以及第三操作数，并且其中该第一操作数被存储在该第一寄存器中，该第二操作数被存储在该第二寄存器中，以及该第三操作数被存储在该第三寄存器中。接着，响应于第一控制信号来存储该第一操作数作为第一备份操作数。接着，以该第三操作数乘以该第二操作数并且将乘得的结果加到该第一操作数上，以得到运算数据；之后，在备份该第一操作数之后，存储运算数据于第一寄存器中。

该数据处理方法包括：响应于第二控制信号来存储该运算数据于第四寄存器；及存储该第一备份操作数于该第一寄存器中，其中所述寄存器组还包括第四寄存器。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示乃传统数据处理装置的方块图。

图2绘示依照本发明第一实施例的数据处理装置的方块图。

图3绘示依照本发明第一实施例的数据处理方法的流程图。

图4绘示依照本发明第二实施例的数据处理装置的方块图。

图5绘示依照本发明第三时失利的数据处理装置的方块图。

图6绘示依照本发明第三实施例的数据处理方法的流程图。

【主要元件符号说明】

100：微处理器

120、12、12’：寄存器组

Re1～Re4、R1～Rm：寄存器

Pa、Pb、Pc：数据

Pd、Qd、Qd’：运算数据

10、10’、20：数据处理装置

14、14’：影子寄存器

16、16’、16”：运算操作单元

18、18’：逻辑单元

Qa、Qb、Qc、Qa’、Qb’、Qc’、Qe：操作数

Qr1、Qr2：备份操作数

具体实施方式

第一实施例