[发明专利]电容器及其制造方法

说明书

相关申请交叉参考

本申请要求于2007年4月18日提交至韩国知识产权局的韩国专利申请No.10-2007-0037740的权益，其公开内容整体结合于此作为参考。

技术领域

本发明涉及电容器以及制造该电容器的方法。

背景技术

随着近来电子产业中的技术发展，各个技术领域被积极地结合在一起，以努力满足用户对于更轻、更薄、且更紧凑的产品的需求以及对于随处可在的服务的需求。

基于个体发展或商业化研究成果，在各个领域中可以看到电气技术、电子技术和通讯技术以及电子材料和器件方面的独立或综合的发展。

在这些各种各样的技术中，作为实现更轻、更薄、且更紧凑产品方面的现有技术功能性的方法以及在电子器件中利用现有技术材料的方法，数字IC(集成电路)芯片被赋予更高的工作频率和更低的工作电压。

并且，用于去除切换噪声(switching noise)的低阻抗去耦电容器变得日益重要。

去耦电容器越接近IC芯片就越能够降低阻抗。因而，已经具有很多关于在IC上形成电容器的技术的报告。

在使用芯片外(off-chip)电容器的情况下，电容器可以附着于PCB或IC封装件。在此，由于从芯片延伸至电容器的引线长度，因而可能会发生寄生电感，这可能会引起高频特性方面的问题。

在用于在硅上形成晶体管的工艺过程中形成电容器还可能会引起如下问题。

首先，用于芯片内的电极的材料可能具有高电阻值，使得难以生产出具有10或更高Q值的电容器。其次，在芯片内部制造无源器件必然需要复杂的制造工艺，这增加了加工成本，并因此增加了每单位面积的成本。

因此，与各种电路设计技术的发展同步，已经出现了对于加强去耦功能并增加生产效率的材料加工技术的需求。

近来，已经出现了具有高介电常数的新材料以及用于在低温下形成这些材料的各种方法。在将这些材料应用于PCB工艺时，相对于基板上的其他器件和电路，这些材料要可以根据需要来布线并设计。

然而，在多种情况下，仅关注于这些材料作为基本电容器的功能，该基本电容器通过将电极附着在两个端上形成，而在用于将该材料应用于介电材料制成的PCB的结构和方法方面仍存在问题。

首先，由于用作印刷电路板中的核心板材料的覆铜箔层压板具有低平整度(flatness)，所以在将介电材料叠置在表面上时可能会产生问题。

并且，由于覆铜箔层压板的铜(Cu)与介电材料之间具有低粘附力，所以可能需要昂贵的薄膜沉积工艺，该工艺使用铂(Pt)、金(Au)等。

并且，在某些情况下，介电材料可能无法被图案化成期望的形式，从而使得它可能不能作为电子材料来使用。

发明内容

本发明提供一种电容器以及一种制造该电容器的方法，其中，提高了印刷电路板中覆铜箔层压板的平整度，增加了铜与介电材料之间的粘附力，并且介电材料可被图案化成期望的形式。

本发明的一个方面提供了一种电容器，该电容器包括基板、形成在基板的一侧上的聚合物层、选择性地形成在聚合物层之上的电路图案、以及对应于该电路图案的二氧化钛纳米片。

基板可以是覆铜箔层压板。电容器可以进一步包括粘附层，该粘附层可以介于基板的一侧与聚合物层之间，以将聚合物层附着于基板的该侧。

电容器可以包括介于聚合物层与电路图案之间的种子层，其中，可以通过溅射方法形成种子层。

电容器可以包括对应于电路图案的钛(Ti)层，该钛层可介于电路图案与二氧化钛纳米片之间，以将二氧化钛纳米片附着于电路图案。可以通过溅射方法形成钛层，并且钛层可以形成为200至300nm的厚度。

本发明的另一方面提供一种制造电容器的方法，该方法包括：在基板之上形成聚合物层、在聚合物层之上形成镀层、通过选择性地去除镀层来形成电路图案、以及在电路图案之上叠置与该电路图案对应的二氧化钛纳米片。

在此，基板可以是覆铜箔层压板。

形成聚合物层可以包括通过将粘附层介于基板与聚合物层之间而将聚合物层附着于基板。在某些实施例中，在形成聚合物层后，该方法可以进一步包括对聚合物层的表面进行等离子体处理以用于预处理。

在进行等离子体处理后，该方法可以进一步包括在聚合物层之上叠置种子层，这可以通过溅射方法进行。

形成电路图案的操作可以包括：在镀层之上叠置第一耐电镀抗蚀剂并选择性地去除第一耐电镀抗蚀剂，蚀刻露出的镀层，并剥离在去除之后残余的第一耐电镀抗蚀剂。