[发明专利]超低电压次带隙电压参考产生器

说明书

技术领域

本发明一般涉及一种集成电路(IC)，特别是，涉及一种次带隙 参考电压产生器。

背景技术

可携式装置的需求增加以及技术尺寸缩小，使得数字电路的供 应电压下降。电压参考产生器为许多集成电路(ICs)的主要标准单元 中的一个。可在1V供应电压以上操作的带隙参考产生器广泛地用 于DRAM或闪存中。带隙电压参考必须至少在本质上为精确，且 对温度、电源供应及负载变化不敏感。

带隙电路的原理主要为两群以二极管方式连接的双极接面晶 体管(BJT)在不同的射极电流密度下运作。通过以包含一群晶体管的 PTAT(正比于绝对温度)电路的正温度相依性，而消除另一群晶体管 中PN接面的负温度相依性，可产生不随温度改变的一固定的DC 电压输出(Vref)。此电压一般为1.26伏特，约为硅的带隙。

此解决方案的早期尝试为使用传统双极技术的传统带隙参考 电路，以产生如前述约1.2伏特的稳定低参考电压。然而，由于IC 设计目前以低功率及低电压目标为主流，最近的IC设计一般需要 在低于1伏特的范围下操作。虽然某些传统的带隙参考电路可在些 微低于1伏特的电压下操作，但大部分已知的传统带隙参考电路并 不适合在低于0.9伏特的供应电压下使用。

因此，需要提供一种改良的低电压次带隙电压参考电路，可在 0.9伏特或更低的供应电压下操作。此外，本发明的理想特征及特 性可通过随后的详细说明及后附的申请专利范围、结合附随的图式 及前述的技术领域及先前技术而更加明显。

发明内容

鉴于前述，本发明实施例提供一种低电压次带隙电压参考产生 器电路，用以在0.9伏特或更低的供应电压下操作，而不需牺牲其 它电或温度特性。

在一实施例中，低电压次带隙电压参考电路包含差动放大器及 第一双极晶体管，其中第一双极晶体管的射极耦合至差动放大器的 负输入端，且基极及集极耦合至电接地。次带隙电压参考电路还包 含射极耦合至差动放大器的正输入端且基极及集极耦合至电接地 的第二双极晶体管，以及用以输出带隙参考电压的带隙参考电压输 出模组。参考电路还包含DC偏压电路，供应预定电压输出于高及 低电压端之间，高电压端耦合至第一及第二双极晶体管的两集极， 而低电压端耦合至第一及第二双极晶体管的两基极，以改善低VDD 特性。

在另一实施例中，低电压次带隙电压参考电路包含差动放大器 及第一双极晶体管，其中第一双极晶体管的射极耦合至差动放大器 的负输入端，且基极及集极耦合至电接地。低电压次带隙电压参考 电路还包含射极耦合至差动放大器的正输入端且基极及集极耦合 至电接地的第二双极晶体管。此外，参考电路包含第PMOS晶体管， 其漏极(汲极)耦合至负输入端，且其栅极(闸极)耦合至差动放 大器的输出端。次带隙电压参考电路还包含第二PMOS晶体管，其 漏极耦合至正输入端，且其栅极耦合至差动放大器的输出端。此外， 参考电路还包含DC偏压电路，供应预定电压输出于高及低电压端 之间，其中高电压端耦合至第一及第二双极晶体管的两个集极，而 低电压端耦合至第一及第二双极晶体管的两个基极，以改善低VDD 特性。

说明书所描述的特征及优点并非完全涵盖的，特别是，在参考 图式、说明书及申请专利范围下，许多其它的特征及优点对本领域 技术人员来说是显而易见的。此外，应注意，说明书中所使用的语 言主要针对可读性及说明的目的而选择，并非选择用以详细描述或 限制发明标的，而应由申请专利范围来界定发明标的。

附图说明

通过参考详细说明及权利要求并参照所附视图，可对本发明有 更完整的了解，其中在所有图式中的类似元件符号代表类似的元 件。

图1为描述传统次带隙参考产生器100的简化电路示意图；

图2为显示传统次带隙参考产生器电路的效能的简化电路仿真 图200；

图3为根据本发明的一示范性实施例，而描述能够在0.9伏特 或更低的电压下操作的次带隙参考产生器电路300的简化电路示意 图；以及

图4为显示本发明所提出的次带隙参考产生器效能的简化电路 仿真图400。

具体实施方式

现在将参考附随视图中所描述的各种实施例而详细描述本发 明。在以下的描述中，提出了特定细节，以提供对本发明的完整了 解。