[发明专利]超低电压次带隙电压参考产生器

权利要求书

1.一种参考电压产生电路，包含：

差动放大器；

第一双极晶体管，所述第一双极晶体管为PNP类型的双 极晶体管，且具有耦合至所述差动放大器的负输入端的射极与 顺向偏压的射极-基极PN接面二极管；

DC偏压电路，供应预定电压输出于高电压端及低电压端 之间，所述高电压端及低电压端分别耦合至所述第一双极晶体 管的集极及基极，所述集极耦合至电接地；

第二双极晶体管，具有通过第一电阻器而耦合至所述差 动放大器之正输入端的射极，所述第二双极晶体管与所述第一 双极晶体管相同类型，且具有分别耦合至所述DC偏压电路的 所述高电压端及低电压端的集极及基极；

第一PMOS晶体管(316)，所述第一PMOS晶体管的漏 极耦合至所述负输入端，且所述第一PMOS晶体管的栅极耦 合至所述差动放大器的输出端；

第二PMOS晶体管(318)，所述第二PMOS晶体管的漏 极耦合至所述正输入端，且所述第二PMOS晶体管的栅极耦 合至所述差动放大器的所述输出端；

第三PMOS晶体管(330)，所述第三PMOS晶体管的栅 极耦合至所述差动放大器的所述输出端；

第二电阻器(312)，其一端通过所述第一电阻器而串联 地耦合至所述第二双极晶体管的射极，另一端耦合至电接地， 所述第二电阻器及所述第一电阻器具有共同的第二节点；

第三电阻器(310)，其一端于第一节点处串联地耦合至 所述第一双极晶体管的射极，另一端耦合至电接地；

第四电阻器(313)，耦合至所述第三PMOS晶体管及接 地之间；

其中所述第三电阻器及所述第二电阻器具有相同的电阻 值，且所述第一电阻器具有与所述第三电阻器及所述第二电阻 器的所述电阻值成比例的预定电阻值。

2.一种带隙电压参考电路，包含：

差动放大器；

第一双极晶体管，所述第一双极晶体管为PNP类型的双 极晶体管，且具有耦合至所述差动放大器之负输入端的射极， 从而形成第一PN接面二极管；

第二双极晶体管，具有通过第一电阻器而耦合至所述差 动放大器之正输入端的射极，从而形成第二PN接面二极管， 所述第二双极晶体管与所述第一双极晶体管为相同类型；

DC偏压电路，供应预定电压输出于高电压端及低电压端 之间，所述第一双极晶体管的集极和基极分别耦合所述DC偏 压电路的高电压端和低电压端，所述第二双极晶体管的集极和 基极分别耦合所述DC偏压电路的高电压端和低电压端；以及

带隙参考电压输出模组，用以输出带隙参考电压。

3.根据权利要求2所述的带隙电压参考电路，其中所述第一双极 晶体管及所述第二双极晶体管具有相同的布局及尺寸。

4.一种带隙电压参考电路，包含：

差动放大器；

第一双极晶体管，所述第一双极晶体管为PNP类型的双 极晶体管，具有耦合至所述差动放大器之负输入端的射极，从 而形成第一PN接面二极管；

第二双极晶体管，具有通过第一电阻器而耦合至所述差 动放大器之正输入端的射极，从而形成第二PN接面二极管， 所述第二双极晶体管与所述第一双极晶体管为相同类型；

DC偏压电路，供应预定电压输出于高电压端及低电压端 之间，所述第一双极晶体管的集极和基极分别耦合所述DC偏 压电路的高电压端和低电压端，所述第二双极晶体管的集极和 基极分别耦合所述DC偏压电路的高电压端和低电压端；

第一PMOS晶体管，所述第一PMOS晶体管的漏极耦合 至所述负输入端，且所述第一PMOS晶体管的栅极耦合至所 述差动放大器的输出端；

第二PMOS晶体管，所述第二PMOS晶体管的漏极耦合 至所述正输入端，且所述第二PMOS晶体管的棚极耦合至所 述差动放大器的所述输出端；以及

带隙参考电压输出模组，用以输出带隙参考电压。